quartus pin 分配(三)

quartus pin分配

如有需要,可查看quartus UI界面sdc配置(二)

上次文章中,说了自己写sdc需要配置的分类点,这次将介绍管脚分配。

已打开Quartus软件,导入设计,写好约束

下一步,在Quartus软件的菜单栏打开Assignments中的二级菜单

Pin Planner

复制代码
打开改界面即可看到选中的fpga型号,管脚图,封装类型等信息。

在打开的界面中,大致可分为上下两个部分。

上半部分,可分为左、中、右,三部分。左边有Group/Report、Tasks,中部为显示fpga型号等信息,右边显示Pin Type,I/O Bank等信息。

下半部分,显示设计的port以及配置的pin脚位置。

Group/Report

复制代码
Group显示port中的总线信号
Report可点击选择clk pins等,选择后,中部的图中即可高亮clk。其他pin脚类似,找到对应功能的pin位置,即可在下半部分中的Location中双击以后填入选中的pin位置。

Tasks

复制代码
Tasks与上面Report功能类似,可选中对应功能的Pin脚,按类别高亮。

配置完所有的port到pin脚后,可点击Tasks中的Early Pin Planning下拉二级菜单中的Run I/O Assignment Analysis,检查管脚分配是否有error。

待更新细化

相关推荐
第二层皮-合肥13 小时前
高速采集卡FPGA设计方案及代码
fpga开发
Runner.DUT15 小时前
详解赛灵思SRIO IP并提供一种FIFO封装SRIO的收发控制器仿真验证
fpga开发
嵌入式-老费16 小时前
再谈fpga开发(fpga调试方法)
fpga开发
XINVRY-FPGA20 小时前
XCZU4EV-1FBVB900E Xilinx FPGA AMD Zynq UltraScale+ MPSoC EV(Embedded Vision)
arm开发·嵌入式硬件·计算机视觉·fpga开发·硬件架构·硬件工程·fpga
从今天开始学习Verilog20 小时前
FFT算法实现之fft IP核
算法·fpga开发
Turing_kun1 天前
基于FPGA的SPI控制FLASH读写
fpga开发
hahaha60161 天前
差模干扰 & 共模干扰
fpga开发
璞致电子2 天前
【PZ-KU060-KFB】——Kintex UltraScale 纯 FPGA 开发平台,释放高速并行计算潜能,高性价比的 FPGA 解决方案
fpga开发·fpga
我爱C编程2 天前
基于FPGA的16QAM软解调+卷积编码Viterbi译码通信系统,包含帧同步,信道,误码统计,可设置SNR
fpga开发·16qam·软解调·帧同步·卷积编码·viterbi译码
南棱笑笑生2 天前
20250726让荣品的PRO-RK3566开发板使用TF卡启动
fpga开发