0,国产FPGA(紫光同创)-新建PDS工程

国产FPGA正在蓬勃发展,紫光同创FPGA是大家竞赛时经常遇到的一款国产FPGA,本专栏从IP核开始一直到后续图像处理等。

开发板:盘古50K标准板

1,新建PDS工程

点击File(1),然后是New Projects(2)新建工程向导。再点击Next。

修改文件名Project Name(1),修改工程路径Project Location(2),取消创建文件夹(3),选择RTL工程(4)。然后一路NEXT,不添加源文件、仿真文件、约束文件,这些后续添加。

注:第三步取消文件夹可以勾选上,勾选上PDS会创建一个以你工程名的文件夹,将工程放在下面。

选择Device为PGL50H(1)根据大家自己的开发板来,选择型号(2),点击NEXT(3)。至此新建PDS工程结束。

2,PDS工程添加源文件、仿真文件、约束文件

右击(0)位置空白处,点击Add Source(1)添加源文件,点击(2)添加设计文件、点击(3)添加仿真文件。

点击下列(1)、(2)、(3)开始进入约束文件的创建向导。

创建如下约束时钟。

点击Device(1)、点击I/O(2)、然后在(3)中进行管脚配置,点击保存后生成对应的约束文件。

3,配置ModeSim联合仿真

点击Tools(1)工具,点击综合仿真库(2),打开后在(3)位置输入你自己ModelSim的安装路径(以win64结尾的那个)。最后点击Compile进行综合,等待一段时间后完成。

4,烧录

烧录前需要生产sbit文件可以在Flow下直接双击Generate Bitstream生成。点击Tools(1)工具,点击Configuration(2)。

右击(1)空白处,选择Scan Device(2)扫描设备。跳出来的界面选择要烧录的sbit文件。

右击PANGO图标,点击Program进行烧录。

相关推荐
奋斗的牛马5 分钟前
FPGA—ZYNQ学习Debug(三)
学习·fpga开发
cycf5 小时前
面向模块的综合技术之控制集优化(七)
fpga开发
我爱C编程7 小时前
【1.1】基于FPGA的Costas环开发案例——前言/目录
fpga开发
讽刺人生Yan12 小时前
RFSOC学习记录(一)RF data converter总览
学习·fpga开发·rfsoc
Moonnnn.12 小时前
【FPGA】三八译码器——Verilog实现
fpga开发
Moonnnn.15 小时前
【FPGA】时序逻辑原理之D触发器与计数器原理
fpga开发
FPGA_小田老师15 小时前
FPGA基础知识(七):引脚约束深度解析--从物理连接到时序收敛的完整指南
fpga开发
cycf1 天前
面向模块的综合技术之重定时优化(六)
fpga开发
勇闯天涯&波仔1 天前
verilog阻塞赋值和非阻塞赋值的区别
后端·fpga开发·硬件架构·硬件工程
FPGA-李宇航1 天前
FPGA中,“按键控制LED灯实验”学习中常见问题、解决思路和措施以及经验总结!!!(新手必看)
学习·fpga开发·按键控制led灯