FPGA实现USB2.0通信——基于CY7C68013A芯片

1.简介

FPGA使用USB2.0芯片较为简单,本次使用的USB2.0芯片为CY7C68013A,该芯片内部具有一个增强型的8051内核,对该CPU烧写不同的固件程序可以实现不同的模式,如Bulk模式,Streaming模式等等,使用该芯片需要安装FX2的标准驱动程序以及CySuite USB_3_4_7_B204,这里面有该USB2.0芯片的一些常用固件,如果自己想写固件的话需要下载keil,没错,这就是我们常用的51,32等单片机使用的keil,来编写固件并生成可执行程序,同时要烧写固件需要用到上位机Control Center软件,这里我将上面提到的三个软件打包放在这里了,需要的可以自信去下载,下载地址:FPGA驱动USB2.0芯片需要的驱动,固件以及上位机软件资源-CSDN文库

其中上位机的使用很简单,当USB连接电脑并且驱动安装完成,上位机可以自动识别,如下图所示:

在Program->FX2下可以选择固件进行烧写,其中RAM是用来烧写hex文件的,断电后会消失,而64KB EEPROM是用来烧写iic文件的,属于永久烧写,烧写成功之后在上位机左下角会出现Programming succeeded表明烧写成功,并且在识别到的USB下,可以使用上位机读写其内部的fifo,如下图所示。

2.CY7C68013A芯片介绍

该芯片内部硬件结构如下图所示:

在USB芯片烧写完固件之后,对于FPGA来说,其就相当于一个半双工的同步FIFO,FPGA只需要像读写fifo那样读写该芯片就可以。

3.实验环境简介

本次使用的开发板为锆石科技的FPGA A4_plus,下面对该芯片的部分引脚进行简单介绍:

IFCLK:slave fifo的同步时钟信号,在USB工作在slave模式下,FIFO的同步信号,也是本次实验中使用的时钟引号。

FLAGB:FIFO的满信号

FLAGC:FIFO的空信号

SLCS:USB芯片的片选信号,低电平使能

SLWR:USB芯片等价FIFO的写信号,低电平有效

SLRD:USB芯片等价FIFO的读信号,低电平有效

SLOE:USB芯片输出的使能信号,该信号为低电平时,USB芯片作为输出,高电平作为输入。

FIFOADR:该款USB芯片相当于4个FIFO,该信号控制着哪一个FIFO被选择,4个FIFO的编号是2,4,6,8分别对应00,01,10,11。具体哪个FIFO被选择是由固件所确定的,在上位机软件上可以查看。

其读写时序较为简单,这里就不在赘述了,直接贴源码。

USB2.0写代码:

cpp 复制代码
/*
 * 作者:王志川
 * 功能:USB2.0通信
 * 时间:2024.10.15
 */
 
 module usb2_0(
	input clk,
	input reset,
	input ifclk,   //slave fifo同步时钟信号
	input flagb,   //fifo满信号
	input flagc,   //fifo空信号
	output sloe,   //低电平作为输入,高电平作为输出
	output slwr,   //写信号,低电平有效
	output slrd,   //读信号,低电平有效
	output slcs,   //片选信号,低电平使能
	output [1:0]fifo_addr,  //4个fifo编号为2,4,6,8分别对应00,01,10,11
	output reg[15:0]data   //接收和发送数据信号,input为向usb读数据,output为向usb写数据
	//input [15:0]data
 );

//写数据部分
 assign slcs = 1'b0;
 assign slwr = (flagb == 1'b0);
 assign slrd = 1'b1;
 assign sloe = 1'b1;
 assign fifo_addr = 2'b10;


always @(posedge ifclk or negedge reset)
    if(reset == 1'b0)
        data <= 16'd0;
    else if(slwr == 1'b0)
        data <= data + 1'b1;
    else
        data <= data;

USB2.0读代码:

cpp 复制代码
/*
 * 作者:王志川
 * 功能:USB2.0通信
 * 时间:2024.10.15
 */
 
 module usb2_0(
	input clk,
	input reset,
	input ifclk,   //slave fifo同步时钟信号
	input flagb,   //fifo满信号
	input flagc,   //fifo空信号
	output sloe,   //低电平作为输入,高电平作为输出
	output slwr,   //写信号,低电平有效
	output slrd,   //读信号,低电平有效
	output slcs,   //片选信号,低电平使能
	output [1:0]fifo_addr,  //4个fifo编号为2,4,6,8分别对应00,01,10,11
	//output reg[15:0]data   //接收和发送数据信号,input为向usb读数据,output为向usb写数据
	input [15:0]data
 );

//写数据部分
//assign slcs = 1'b0;
//assign slwr = (flagb == 1'b0);
//assign slrd = 1'b1;
//assign sloe = 1'b1;
//assign fifo_addr = 2'b10;
//
//
//always @(posedge ifclk or negedge reset)
//    if(reset == 1'b0)
//        data <= 16'd0;
//    else if(slwr == 1'b0)
//        data <= data + 1'b1;
//    else
//        data <= data;

//读数据部分
reg [15:0]read_data;

assign slcs = 1'b0;
assign slwr = 1'b1;
assign slrd = (flagc == 1'b0);
assign sloe = 1'b0;
assign fifo_addr = 2'b00;

always @(posedge ifclk)
	read_data <= data;
 
 endmodule

4.实验结果

实验结果如下图所示:

相关推荐
算家计算35 分钟前
ComfyUI-v0.3.43本地部署教程:新增 Omnigen 2 支持,复杂图像任务一步到位!
人工智能·开源
三花AI37 分钟前
不要错过学习老马团队 xAI 开源 Grok 全系列官方提示词
开源
海豚调度3 小时前
Linux 基金会报告解读:开源 AI 重塑经济格局,有人失业,有人涨薪!
大数据·人工智能·ai·开源
LucianaiB6 小时前
百度开源文心4.5系列开源21款模型,实测 ERNIE-4.5-VL-28B-A3B-Paddle 多项评测结果超 Qwen3-235B-A22B
百度·开源·文心大模型·paddle·gitcode
popeye0086 小时前
免费开源 RPA 软件困境与 tdRPA 的创新破局
开源·rpa
初九之潜龙勿用7 小时前
文心一言4.5开源模型测评:ERNIE-4.5-0.3B超轻量模型部署指南
开源·dubbo·文心一言
NetX行者7 小时前
FastMCP:用于构建MCP服务器的开源Python框架
服务器·python·开源
JuiceFS8 小时前
JuiceFS 社区版 V1.3 正式发布:支持 Python SDK、亿级备份加速、SQL 和 Windows 全面优化
开源·资讯
ajassi200010 小时前
开源 C# .net mvc 开发(八)IIS Express轻量化Web服务器的配置和使用
linux·开源·c#·mvc·.net
HelloGitHub10 小时前
从被喷“假开源”到登顶 GitHub 热榜,这个开源项目上演王者归来!
开源·github