用vscode编写verilog时,如何有信号定义提示、信号定义跳转(go to definition)、模块跳转这些功能

(一)安装插件SystemVerilog - Language Support

安装一个vscode插件即可,插件叫SystemVerilog - Language Support 。虽然说另一个插件"Verilog-HDL/SystemVerilog/Bluespec SystemVerilog"也有信号提示及定义跳转功能,但它只能提示、跳转当前文件下的信号,它没办法转到例化模块所在的文件

(二)SystemVerilog - Language Support插件功能展示

1)定义自动提示。

2)定义跳转

3)例化模块的接口信号的自动提示

3)跳转到例化模块对应的.v文件

相关推荐
算法哥2 小时前
解决Jupyter默认打开C盘的问题
ide·python·jupyter
叶羽西2 小时前
Android Studio IDE环境配置
android·ide·android studio
CSND7403 小时前
Ubuntu vi(vim)编辑器配置一键补全main函数
linux·c语言·ubuntu·编辑器·vim
Mr-Apple4 小时前
windows编译googletest框架搭配vscode调试
ide·windows·vscode
C.L.L7 小时前
vscode中同时运行两个python文件(不用安装插件)
ide·vscode·编辑器
smileSunshineMan8 小时前
vertx idea快速使用
java·ide·intellij-idea·vertx
阿乾之铭8 小时前
IntelliJ IDEA中的语言级别版本与目标字节码版本配置
java·ide·intellij-idea
秋天下着雨15 小时前
idea中打补丁包
java·ide·intellij-idea
千百元18 小时前
windows自带16进制转10进制
编辑器
evan_gyy18 小时前
【VSCode】解决:提取扩展失败,XHR Failed
vscode·代理·扩展