用vscode编写verilog时,如何有信号定义提示、信号定义跳转(go to definition)、模块跳转这些功能

(一)安装插件SystemVerilog - Language Support

安装一个vscode插件即可,插件叫SystemVerilog - Language Support 。虽然说另一个插件"Verilog-HDL/SystemVerilog/Bluespec SystemVerilog"也有信号提示及定义跳转功能,但它只能提示、跳转当前文件下的信号,它没办法转到例化模块所在的文件

(二)SystemVerilog - Language Support插件功能展示

1)定义自动提示。

2)定义跳转

3)例化模块的接口信号的自动提示

3)跳转到例化模块对应的.v文件

相关推荐
姓学名生7 分钟前
李沐vscode配置+github管理+FFmpeg视频搬运+百度API添加翻译字幕
vscode·python·深度学习·ffmpeg·github·视频
Johaden5 小时前
EXCEL+Python搞定数据处理(第一部分:Python入门-第2章:开发环境)
开发语言·vscode·python·conda·excel
乔宕一10 小时前
在 vscode + cmake + GNU 工具链的基础上配置 JLINK
vscode·gnu·jlink
Le0v1n11 小时前
VSCode注释高亮(# NOTE;# TODO;# FIXME;#XXX;# HACK;# BUG)
ide·vscode·python
cafehaus11 小时前
抛弃node和vscode,如何用记事本开发出一个完整的vue前端项目
前端·vue.js·vscode
susu108301891112 小时前
Android Studio打包APK
android·ide·android studio
null_equals15 小时前
你还在用idea吗
java·ide·intellij-idea
神洛华16 小时前
Y3编辑器2.0功能指引
编辑器
Channing Lewis17 小时前
vscode如何选用不同的python的解释器
ide·vscode·python
神洛华17 小时前
Y3编辑器功能指引
java·数据库·编辑器