用vscode编写verilog时,如何有信号定义提示、信号定义跳转(go to definition)、模块跳转这些功能

(一)安装插件SystemVerilog - Language Support

安装一个vscode插件即可,插件叫SystemVerilog - Language Support 。虽然说另一个插件"Verilog-HDL/SystemVerilog/Bluespec SystemVerilog"也有信号提示及定义跳转功能,但它只能提示、跳转当前文件下的信号,它没办法转到例化模块所在的文件

(二)SystemVerilog - Language Support插件功能展示

1)定义自动提示。

2)定义跳转

3)例化模块的接口信号的自动提示

3)跳转到例化模块对应的.v文件

相关推荐
jieshenai3 小时前
使用VSCode远程连接服务器并解决Neo4j无法登陆问题
服务器·vscode·neo4j
ahadee4 小时前
蓝桥杯每日真题 - 第11天
c语言·vscode·算法·蓝桥杯
孤客网络科技工作室4 小时前
在 Jupyter Notebook 中使用 Matplotlib 进行交互式可视化的教程
ide·jupyter·matplotlib
许嵩666 小时前
IC 脚本之VIM 记录
linux·编辑器·vim
kim56597 小时前
android studio 更改gradle版本方法(备忘)
android·ide·gradle·android studio
咸芝麻鱼8 小时前
Android Studio | 最新版本配置要求高,JDK运行环境不适配,导致无法启动App
android·ide·android studio
kim56598 小时前
各版本android studio下载地址
android·ide·android studio
饮啦冰美式8 小时前
Android Studio 将项目打包成apk文件
android·ide·android studio
ahadee8 小时前
蓝桥杯每日真题 - 第7天
c++·vscode·算法·蓝桥杯