闲来无事，测试下FPGA的IP核调用
一、生成工程
1、打开软件新建工程
2、命名为PLL_test
3、选择芯片型号
4、生成工程如图
相关推荐
爱吃汽的小橘20 小时前
异步串口通信和逻辑分析仪bnsarocket1 天前
Verilog和FPGA的自学笔记3——仿真文件Testbench的编写Eloudy2 天前
Verilog可综合电路设计：重要语法细节指南ARM+FPGA+AI工业主板定制专家2 天前
基于ZYNQ FPGA+AI+ARM 的卷积神经网络加速器设计szxinmai主板定制专家2 天前
基于 ZYNQ ARM+FPGA+AI YOLOV4 的电网悬垂绝缘子缺陷检测系统的研究ooo-p2 天前
FPGA学习篇——Verilog学习之计数器的实现bnsarocket2 天前
Verilog和FPGA的自学笔记1——FPGA最遥远的瞬间2 天前
一、通用的FPGA开发流程介绍weixin_450907283 天前
第八章 FPGA 片内 FIFO 读写测试实验cycf3 天前
以太网接口（一）