闲来无事，测试下FPGA的IP核调用
一、生成工程
1、打开软件新建工程
2、命名为PLL_test
3、选择芯片型号
4、生成工程如图
相关推荐
星夜离尘563 小时前
PWM 信号生成与呼吸灯：占空比控制、按键调光与舵机扩展（附完整 Verilog 实操）zlinear数据采集卡7 小时前
ZLinear DABM-D223 通信协议与软件开发全解析：从 USB CDC 到 DDS 波形输出LCMICRO-1331084774611 小时前
国产长芯微LD3092完全pin-pin替代LT3092,是一款可编程两端电流源nuoxin11412 小时前
BL-M8812CU3 无线 WiFi 模块-富利威xiaojiaohuazi15 小时前
基于Zynq UltraScale+ MPSoC的PL DDR4直写多NVMe条带阵列（RAID 0）与exFAT高速采集存储系统ALINX技术博客15 小时前
【黑金云课堂】FPGA技术教程Vitis开发：AXI总线星夜离尘561 天前
UART 串口通信：从帧格式到收发回显（附完整 Verilog 实操）仲南音1 天前
Xilinx FPGA—— DDR4读写思尔芯S2C2 天前
思尔芯RCF RTL自动分割工具，助力大规模AI/HPC芯片原型验证Terasic友晶科技2 天前
答疑解惑|Agilex 3 FPGA QSPI时钟设置注意事项