闲来无事，测试下FPGA的IP核调用
一、生成工程
1、打开软件新建工程
2、命名为PLL_test
3、选择芯片型号
4、生成工程如图
相关推荐
s09071365 小时前
【Agent】Claude code辅助verilog编程3有青年6 小时前
altera fpga agilex 5 连接到HVIO BANK上的参考时钟,是否可以作为HSIO BANK内部IOPLL的输入时钟FPGA_ADDA7 小时前
基于ZU47DR 的高性能射频卡ooo-p8 小时前
FPGA学习篇——Verilog学习之“流水灯”FPGA小c鸡9 小时前
【FPGA视频处理】帧缓冲设计完全指南：从单缓冲到三缓冲的深度解析与实战应用hexiaoyan82713 小时前
【无标题】高速信号处理设计原理图：413-基于双XCVU9P+C6678的100G光纤加速卡search714 小时前
数字电子技术基础ooo-p14 小时前
FPGA学习篇——Verilog学习之“触摸按键控制LED灯”全栈开发圈1 天前
干货分享|深度学习计算的FPGA优化思路尤老师FPGA1 天前
LVDS系列40：Xilinx Ultrascale系 ADC LVDS接口参考方法(二)