闲来无事，测试下FPGA的IP核调用
一、生成工程
1、打开软件新建工程
2、命名为PLL_test
3、选择芯片型号
4、生成工程如图
相关推荐
思尔芯S2C8 小时前
Cost-Effective and Scalable: A Smarter Choice for RISC-V DevelopmentRunner.DUT11 小时前
RapidIO/SRIO 入门之什么是SRIOxduryan14 小时前
1 - 视频处理IP核之Video In to AXI4-Streamcjie22114 小时前
Tang Prime 20K板OV5640例程嵌入式-老费15 小时前
再谈fpga开发（不能转成verilog的c语言特性）Alaso_shuang1 天前
verilog的学习文火冰糖的硅基工坊1 天前
[硬件电路-124]：模拟电路 - 信号处理电路 - 测量系统的前端电路详解文火冰糖的硅基工坊1 天前
[硬件电路-112]：模拟电路 - 信号处理电路 - 二极管的应用 - 峰值检测电路与波形展示XMAIPC_Robot1 天前
基于STM32+FPGA工业打印机运动控制卡的核心解决方案ChipCamp2 天前
Chisel芯片开发入门系列 -- 14. CPU芯片开发和解释4(Load/Store指令再探)