闲来无事，测试下FPGA的IP核调用
一、生成工程
1、打开软件新建工程
2、命名为PLL_test
3、选择芯片型号
4、生成工程如图
相关推荐
FPGA小徐6 小时前
FPGA 数字信号处理（二）：并行 FIR 滤波器的 Verilog 全流程设计与实现国科安芯8 小时前
基于AS32S601ZIT2型抗辐照MCU的商业航天卫星姿态确定与控制系统研究ALINX技术博客8 小时前
【黑金云课堂】FPGA技术教程FPGA基础：I2C 总线通信技术Hello-FPGA8 小时前
Xilinx KU040 FPGA Camera Link 图像采集明德扬8 小时前
AD采集卡应用示例交流：从传感器采集到高速信号验证傻童:CPU9 小时前
PS与PL之间的交互神奇元创21 小时前
商用级光路加速卡：大模型推理的极速落地方案FPGA小徐1 天前
深度神经网络FPGA设计进展、实现与展望FPGA小徐1 天前
FPGA数字信号处理（一）数字混频实现详解｜NCO/DDS原理、有符号数避坑、直流滤除工程实战Passionate.Z1 天前
基于FPGA的CLAHE自适应限制对比度直方图均衡算法硬件verilog实现