闲来无事，测试下FPGA的IP核调用
一、生成工程
1、打开软件新建工程
2、命名为PLL_test
3、选择芯片型号
4、生成工程如图
相关推荐
ALINX技术博客12 小时前
AMD MoP 封装策略解读 | HBM 大热，为何 AMD Versal 系列反选 LPDDR5X？zlinear数据采集卡15 小时前
从万用表的6步调零到硅片级微秒自校准：硬核拆解LHAMP188的宽压轨到轨与零漂移实战Rambo.xia15 小时前
AXI-Stream反压与背靠背传输——TREADY反压丢帧、TDEST路由错误、反压死锁，流式数据一反压就出事国科安芯17 小时前
ASC8T245S 8通道电平转换设计实战：从系统架构到QFN24 Layout再到量产测试传感器与混合集成电路1 天前
基于FPGA与ADC协同架构的高密度数据采集模块设计原理与应用场景分析Rambo.xia1 天前
10Gbps实时图像重采样：一个FPGA项目的完整交付复盘zlinear数据采集卡1 天前
2mV纹波的代价：硬核拆解ZLinear模拟前端放大器与正负可调电源设计小麦嵌入式2 天前
FPGA入门（八）：一篇讲透跑马灯、闪烁灯、呼吸灯的原理与模拟波形分析Rambo.xia2 天前
AXI4-Full突发传输掉数据——突发长度算错、WRAP边界、窄传输字节错位，调试一周才发现是协议理解错了zlinear数据采集卡2 天前
硅片里的“自动纠错“：硬核拆解LHAMP188自动归零技术原理与三种封装的PCB布局实战