闲来无事，测试下FPGA的IP核调用
一、生成工程
1、打开软件新建工程
2、命名为PLL_test
3、选择芯片型号
4、生成工程如图
相关推荐
第二层皮-合肥2 小时前
基于FPGA的雷达信号处理设计工具包分享美好的事情总会发生3 小时前
FPGA的LVDS接口电压卡奥斯开源社区官方8 小时前
量子计算“平价革命”深度解析：AMD破局FPGA方案+中国千比特云服务，技术拐点已至？贝塔实验室10 小时前
译码器的结构bnsarocket1 天前
Verilog和FPGA的自学笔记9——呼吸灯国科安芯1 天前
基于AS32A601型MCU芯片的屏幕驱动IC方案的技术研究cmc10281 天前
145.vivado采信号时ILA用一个probe要比用多个节约资源白又白、1 天前
数据cdc （clock domain cross）FakeOccupational2 天前
fpga系列 HDL : Microchip FPGA开发软件 Libero 中导出和导入引脚约束配置贝塔实验室2 天前
LDPC 码的构造方法