闲来无事，测试下FPGA的IP核调用
一、生成工程
1、打开软件新建工程
2、命名为PLL_test
3、选择芯片型号
4、生成工程如图
相关推荐
奋斗的阿狸_19863 小时前
ESP32-S3 + ES7210 四通道麦克风录音上传方案hahaha60163 小时前
FPGA+ARM实现AWB的全流程unicrom_深圳市由你创科技6 小时前
板上调试，先抓哪些信号？排查顺序是什么？北城笑笑9 小时前
FPGA 55 ，FPGA 行业 2026 发展分析与报告Jason_zhao_MR10 小时前
新一代电能数据采集终端方案ERROR:991 天前
AMD Ross没有介入Vivado的私生活Riwuarua1 天前
从近似 0 基础开始 FPGA 开发——Part.18：FPGA 复位系统与可靠启动设计智感子3 天前
测控链路：从传感器到上位机szxinmai主板定制专家3 天前
基于Zynq的高精度多通道数据采集卡完整解决方案（工业振动/高速采集/边缘传输）szxinmai主板定制专家3 天前
基于TI AM62x+FPGA的24bit高精度数据采集卡设计（振动/风电/发动机监测）