第13篇:Linux程序访问控制FPGA端Switch<二>

**Q:**如何写.c代码读取滑动开关SW的值显示在数码管HEX上?

**A:**DE1-SoC开发板10个滑动开关可设定表示的二进制数为11 1111 1111~00 0000 0000,将其转换为十进制数即1023~0,本次实验将开关设定的值以十进制数形式显示在4个数码管上。如以下部分代码,开关的值SW_value/1000再左移24位,表示将十进制数的千位显示在HEX3上,SW_value%1000/100再左移16位表示将十进制数的百位显示在HEX2上,以此类推将十位数和个位数分别显示在HEX1和HEX0上。

在DE1-SoC-UP Linux系统中编译并运行程序,手动再上下拨动设置SW,HEX3~JEX0上会对应显示其设定的十进制数值,如SW9:0设置为11 1111 1111,HEX3~JEX0上显示为1023。

相关推荐
坏孩子的诺亚方舟5 天前
FPGA系统架构设计实践15_高云Arora V系列时钟体系
fpga开发·系统架构
FPGA小徐5 天前
入门 CNN 结构全解析|从流程图理论到 FPGA Verilog 硬件实现(含习题带讲解)
fpga开发
FPGA小徐5 天前
FPGA 数字信号处理:并行 FIR 与串行滤波器设计原理、对比与完整 Verilog 实现
fpga开发
Saniffer_SH6 天前
【高清视频】Gen6 服务器还没到,Gen6 SSD 怎么测?Emily 现场演示三种测试环境
人工智能·驱动开发·测试工具·缓存·fpga开发·计算机外设·压力测试
zlinear数据采集卡6 天前
双核架构深度解析:ARM+FPGA如何让数据采集卡实现500Ksps高性能?
arm开发·fpga开发·架构
9527华安6 天前
FPGA实现GTH Transceivers Wizard传输2路视频,基于aurora 8b10b编解码架构,提供4套工程源码和技术支持
fpga开发·gth·aurora 8b10b·transceivers
FPGA小徐7 天前
FPGA 数字信号处理(二):并行 FIR 滤波器的 Verilog 全流程设计与实现
fpga开发
国科安芯7 天前
基于AS32S601ZIT2型抗辐照MCU的商业航天卫星姿态确定与控制系统研究
单片机·嵌入式硬件·安全·fpga开发·架构·risc-v
ALINX技术博客7 天前
【黑金云课堂】FPGA技术教程FPGA基础:I2C 总线通信技术
fpga开发·i2c
Hello-FPGA7 天前
Xilinx KU040 FPGA Camera Link 图像采集
c++·fpga开发