ARINC818编解码设计FPGA实现

一、设计内容

1.基于xilinx平台进行系列产品设计

2.基于GT高速进行进行设计

3.提供良好的技术支持和售后服务

4.比较详细的代码注释

二、模块设计内容

1.模块顶层设计

2.编码模块部分设计

内容包括:

帧信息产生/ojbect0帧格式产生和发送/object2_object3帧格式产生和发送/数据发送仲裁模块设计

3.界面部分模块设计

接口模块设计/object0帧格式解析和object2或者object3帧格式解析

4.GT高速接口流程控制

三、特性

1.满足ARINC818协议要求

2.可以设计stream或者video帧格式

3.复合FC-FS,FC-AV,FC-ADVB协议规范

4.支持class1和class3等服务

四、关键模块

1.arinc818_rx_sm.v

2.arinc818_rx_top.v

3.arinc818_tx_sm.v

4.arinc818_tx_top.v

5.arinc818_cfg_param.vh

6.arinc818_top.v

7.crc32.v

8.disp_calc.v

9.disp_ctrl.v

10.gt_data_ctrl.v

五、找我合作

1.合作方式一:提供网表设计;

2.合作方式二:提供源代码设计

六、欢迎

欢迎咨询和合作

相关推荐
hfut02881 小时前
systemverilog interface总结
fpga开发
tiantianuser1 小时前
RDMA设计33:RoCE v2 接收模块
fpga开发·rdma·高速传输·cmac·roce v2
博览鸿蒙20 小时前
FPGA 开发软件学习笔记分享(内含安装与环境配置)
笔记·学习·fpga开发
希言自然也1 天前
赛灵思KU系列FPGA的ICAPE3原语和MultiBoot功能
fpga开发
Flamingˢ1 天前
FPGA实战:基于Verilog的数码管动态扫描驱动设计与仿真验证
fpga开发
GateWorld1 天前
跨时钟域同步(CDC)握手协议
fpga开发·cdc·asic·跨时钟域同步·握手协议
Flamingˢ1 天前
Verilog中reg与wire的区别:从语法到实战
学习·fpga开发·硬件工程
数字芯片实验室1 天前
边界值测试:一个”==”引发的芯片bug
fpga开发·bug
9527华安1 天前
FPGA实现Aurora8B10B视频转UVC传输,基于GTP高速收发器+FT602芯片架构,提供4套工程源码和技术支持
fpga开发·gtp·uvc·aurora8b10b·ft602
tiantianuser1 天前
RDMA设计31:RoCE v2 发送模块3
fpga开发·rdma·cmac·roce v2