ARINC818编解码设计FPGA实现

一、设计内容

1.基于xilinx平台进行系列产品设计

2.基于GT高速进行进行设计

3.提供良好的技术支持和售后服务

4.比较详细的代码注释

二、模块设计内容

1.模块顶层设计

2.编码模块部分设计

内容包括:

帧信息产生/ojbect0帧格式产生和发送/object2_object3帧格式产生和发送/数据发送仲裁模块设计

3.界面部分模块设计

接口模块设计/object0帧格式解析和object2或者object3帧格式解析

4.GT高速接口流程控制

三、特性

1.满足ARINC818协议要求

2.可以设计stream或者video帧格式

3.复合FC-FS,FC-AV,FC-ADVB协议规范

4.支持class1和class3等服务

四、关键模块

1.arinc818_rx_sm.v

2.arinc818_rx_top.v

3.arinc818_tx_sm.v

4.arinc818_tx_top.v

5.arinc818_cfg_param.vh

6.arinc818_top.v

7.crc32.v

8.disp_calc.v

9.disp_ctrl.v

10.gt_data_ctrl.v

五、找我合作

1.合作方式一:提供网表设计;

2.合作方式二:提供源代码设计

六、欢迎

欢迎咨询和合作

相关推荐
upper202014 小时前
从零开始动手做Verilog实验--04--11阶FIR滤波器
fpga开发
nuoxin11416 小时前
SSD201-富利威
arm开发·驱动开发·fpga开发·ffmpeg·射频工程
哄娃睡觉17 小时前
FPGA、ARM、MCU、DSP的区别
fpga开发
nature_forest2 天前
vivado2018.2固化程序方法之.bin文件固化法
windows·fpga开发
m0_46644103詹湛2 天前
FPGA时序优化与高速接口实战手册
笔记·学习·fpga开发·硬件架构·verilog
upper20202 天前
从零开始做Verilog实验--01--4位计数器
fpga开发
upper20202 天前
从零开始动手做Verilog实验--02--模为60的BCD加法器
fpga开发
nbwenren2 天前
基于AD9250数据接收的FPGA纯Verilog实现JESD204B协议及三套工程源码支持
fpga开发
upper20202 天前
从零开始动手做Verilog实验--03--自动售卖机
fpga开发
salipopl2 天前
FPGA中AXI-FIFO主机接口的自定义实现与versal读写工程分析
网络·fpga开发