CPU,减少晶体管翻转次数的编码

背景

以4比特为单位,共16个数。仔细思考状态转换过程中的晶体管翻转次数。

0000

0001,1

0010,2

0011,1

0100,3

0101,1

0110,2

0111,1

1000,4

1001,1

1010,2

1011,1

1100,3

1101,1

1110,2

1111,1

0000,4

分析,例如,从1111到0000,晶体管翻转4次。

总共的翻转次数是30,平均30/16=1.875次。

创新

以下编码,可以使得翻转次数降低,在顺序递增的过程中。

0000→0

0001→1

0011→2

0010→3

0110→4

0100→5

0101→6

0111→7

1111→8

1110→9

1100→10

1101→11

1001→12

1011→13

1010→14

1000→15

0000→0

以上编码,晶体管翻转次数降为16,平均1次。

若按照递增循环,可以把晶体管翻转次数降低,从30次到16次,降低(30-16)/30=46.7%

总结

降低晶体管翻转次数,可以省电。

上述方案,可以在数字递增循环过程中,将晶体管翻转次数降到最低。

查表法完成四则运算

使用查表法的目的,同样是为了省电。

查表法使用大量的ROM,既然X3D可以堆叠cache,我们也可以堆叠ROM,而且ROM比cache省电,可以堆叠更多层。

1比特cache需要6个晶体管,而同等容量的ROM只需要1个晶体管。

总之,堆叠ROM的容量可以很大,使得CPU能够一次处理很多笔四则运算。

规定float和double格式时,还不流行多核。实际上,可以用多核并行运算,计算decimal数字,不再受位数的限制。

所以,新的CPU拥有极大的ROM,可以通过查表法同时完成许多笔四则运算,这N个整数核,大约可以同时完成N/2笔浮点数运算。N的大小取决于ROM的大小,和表的大小。

程序

该程序输出8比特的晶体管编码:

复制代码
a=('00','01','11','10')

def f(x,y,z,t,i):
    print(a[x%4],a[y%4],a[z%4],a[t%4],'->',i)

x=0;y=0;z=0;t=0
for i in range(256):
    f(x,y,z,t,i)
    if i%4!=3:
        t=t+1
    if (i+1)%4==0:
        z=z+1
    if (i+1)%16==0:
        z=z-1
    if (i+1)%16==0:
        y=y+1
    if (i+1)%64==0:
        y=y-1
    if (i+1)%64==0:
        x=x+1
    if (i+1)%256==0:
        x=x-1
相关推荐
东方佑19 小时前
FRSM 规模效应与架构对比补充报告
架构
隔窗听雨眠20 小时前
大模型加爬虫上篇:技术融合与架构革新
爬虫·架构
Vergelight21 小时前
实战拆解|三类RAG架构差异:朴素、进阶、多轮RAG落地选型指南
架构·大模型·aigc·agent·ai产品经理·转行·ai后台设计
Database_Cool_1 天前
大规模数据分析降本指南:AnalyticDB Serverless 弹性架构实战
数据仓库·阿里云·架构·数据分析·serverless
绿算技术1 天前
Mooncake 与绿算ForinnBase GroundPool如何联手打破推理僵局?
科技·算法·架构
阿米亚波1 天前
【Windows】QEMU 启动 openEuler aarch64/arm64 架构系统 + 离线软件源
linux·windows·经验分享·笔记·架构·arm
taocarts_bidfans1 天前
反向海淘跨境缓存架构优化:taocarts Redis分层缓存实战技术
redis·缓存·架构·反向海淘·taocarts
by————组态1 天前
Ricon组态系统 - 新一代Web可视化组态平台
前端·后端·物联网·架构·组态·组态软件
@insist1231 天前
系统架构设计师-5G 技术、冗余设计与分层架构
5g·架构·系统架构·软考·系统架构设计师·软件水平考试
yspwf1 天前
NestJS 配置管理完整方案
后端·架构·node.js