CPU,减少晶体管翻转次数的编码

背景

以4比特为单位,共16个数。仔细思考状态转换过程中的晶体管翻转次数。

0000

0001,1

0010,2

0011,1

0100,3

0101,1

0110,2

0111,1

1000,4

1001,1

1010,2

1011,1

1100,3

1101,1

1110,2

1111,1

0000,4

分析,例如,从1111到0000,晶体管翻转4次。

总共的翻转次数是30,平均30/16=1.875次。

创新

以下编码,可以使得翻转次数降低,在顺序递增的过程中。

0000→0

0001→1

0011→2

0010→3

0110→4

0100→5

0101→6

0111→7

1111→8

1110→9

1100→10

1101→11

1001→12

1011→13

1010→14

1000→15

0000→0

以上编码,晶体管翻转次数降为16,平均1次。

若按照递增循环,可以把晶体管翻转次数降低,从30次到16次,降低(30-16)/30=46.7%

总结

降低晶体管翻转次数,可以省电。

上述方案,可以在数字递增循环过程中,将晶体管翻转次数降到最低。

查表法完成四则运算

使用查表法的目的,同样是为了省电。

查表法使用大量的ROM,既然X3D可以堆叠cache,我们也可以堆叠ROM,而且ROM比cache省电,可以堆叠更多层。

1比特cache需要6个晶体管,而同等容量的ROM只需要1个晶体管。

总之,堆叠ROM的容量可以很大,使得CPU能够一次处理很多笔四则运算。

规定float和double格式时,还不流行多核。实际上,可以用多核并行运算,计算decimal数字,不再受位数的限制。

所以,新的CPU拥有极大的ROM,可以通过查表法同时完成许多笔四则运算,这N个整数核,大约可以同时完成N/2笔浮点数运算。N的大小取决于ROM的大小,和表的大小。

程序

该程序输出8比特的晶体管编码:

复制代码
a=('00','01','11','10')

def f(x,y,z,t,i):
    print(a[x%4],a[y%4],a[z%4],a[t%4],'->',i)

x=0;y=0;z=0;t=0
for i in range(256):
    f(x,y,z,t,i)
    if i%4!=3:
        t=t+1
    if (i+1)%4==0:
        z=z+1
    if (i+1)%16==0:
        z=z-1
    if (i+1)%16==0:
        y=y+1
    if (i+1)%64==0:
        y=y-1
    if (i+1)%64==0:
        x=x+1
    if (i+1)%256==0:
        x=x-1
相关推荐
ray_liang18 小时前
用六边形架构与整洁架构对比是伪命题?
java·架构
Java编程爱好者19 小时前
字节二面:被问“大模型知识过时了怎么解?”,我答“微调”,面试官当场黑脸:“听说过 RAG 吗?”
架构
葫芦的运维日志1 天前
从手动部署到GitOps只需四步
架构
sumuve1 天前
从100行到1行:我是如何重构IoT设备实时数据通信的?
架构·响应式设计
koddnty1 天前
c++协程控制流深入剖析
后端·架构
Mintopia1 天前
Vite 与 Uni-App X 的协作原理:从前端开发到多端运行的桥梁
架构
louiX2 天前
深入理解 Android BLE GATT 回调机制:从“回调地狱”到高可靠 OTA 架构
架构
aircrushin2 天前
轻量化大模型架构演进
人工智能·架构
天蓝色的鱼鱼2 天前
你的项目真的需要SSR吗?还是只是你的简历需要?
前端·架构
文心快码BaiduComate2 天前
百度云与光本位签署战略合作:用AI Agent 重构芯片研发流程
前端·人工智能·架构