CPU,减少晶体管翻转次数的编码

背景

以4比特为单位,共16个数。仔细思考状态转换过程中的晶体管翻转次数。

0000

0001,1

0010,2

0011,1

0100,3

0101,1

0110,2

0111,1

1000,4

1001,1

1010,2

1011,1

1100,3

1101,1

1110,2

1111,1

0000,4

分析,例如,从1111到0000,晶体管翻转4次。

总共的翻转次数是30,平均30/16=1.875次。

创新

以下编码,可以使得翻转次数降低,在顺序递增的过程中。

0000→0

0001→1

0011→2

0010→3

0110→4

0100→5

0101→6

0111→7

1111→8

1110→9

1100→10

1101→11

1001→12

1011→13

1010→14

1000→15

0000→0

以上编码,晶体管翻转次数降为16,平均1次。

若按照递增循环,可以把晶体管翻转次数降低,从30次到16次,降低(30-16)/30=46.7%

总结

降低晶体管翻转次数,可以省电。

上述方案,可以在数字递增循环过程中,将晶体管翻转次数降到最低。

查表法完成四则运算

使用查表法的目的,同样是为了省电。

查表法使用大量的ROM,既然X3D可以堆叠cache,我们也可以堆叠ROM,而且ROM比cache省电,可以堆叠更多层。

1比特cache需要6个晶体管,而同等容量的ROM只需要1个晶体管。

总之,堆叠ROM的容量可以很大,使得CPU能够一次处理很多笔四则运算。

规定float和double格式时,还不流行多核。实际上,可以用多核并行运算,计算decimal数字,不再受位数的限制。

所以,新的CPU拥有极大的ROM,可以通过查表法同时完成许多笔四则运算,这N个整数核,大约可以同时完成N/2笔浮点数运算。N的大小取决于ROM的大小,和表的大小。

程序

该程序输出8比特的晶体管编码:

复制代码
a=('00','01','11','10')

def f(x,y,z,t,i):
    print(a[x%4],a[y%4],a[z%4],a[t%4],'->',i)

x=0;y=0;z=0;t=0
for i in range(256):
    f(x,y,z,t,i)
    if i%4!=3:
        t=t+1
    if (i+1)%4==0:
        z=z+1
    if (i+1)%16==0:
        z=z-1
    if (i+1)%16==0:
        y=y+1
    if (i+1)%64==0:
        y=y-1
    if (i+1)%64==0:
        x=x+1
    if (i+1)%256==0:
        x=x-1
相关推荐
ZYJCSZKJ8 小时前
AI数字人实时交互系统的工程架构与多方言适配实践
人工智能·架构·交互·ai数字人直播系统
心无旁骛~9 小时前
anywhere-labs/deepseek-harness-desktop 如何围绕上游演进:Submodule、版本溯源与非 Fork 架构
人工智能·架构
ZGIAI9 小时前
ZGI Runner 与 Sandbox:两层运行边界
人工智能·架构
ZGIAI9 小时前
ZGI Workspace:统一组织 Agent 资源
人工智能·架构
许彰午10 小时前
03-三种开发模式
java·架构
诺伦10 小时前
AI Agent 架构实战:从零拆解多Agent协作营销系统的设计与实现
人工智能·架构
Rain的Java大神之路10 小时前
短信接口被狂刷怎么处理
java·运维·后端·web安全·面试·架构·xss
智购科技无人售货机厂家12 小时前
2026自动售货机实时库存管理系统:从Redis缓存到持久化的数据架构演进~YH
redis·缓存·架构
小程故事多_8012 小时前
从冗余迭代到极致精简,大模型Attention架构与KVCache全链路演进实录
架构