msi mesi moesi cpu缓存一致性

想想计算机代码都在干啥,等待事件,处理事件

所以遍历事件,check,handle

所以for(i++){if(events[i]){handle[i]}}

所以cache就诞生了。这个i 代表了时间局部性,它老是会访问一个地址。然后events[]是空间局部性,代码通常会访问相邻的地址。万恶的链表就没这福利。

cache按行为单位从内存捞出数据保存下来,供cpu享用。这里又扯到了存储金字塔。

大多数情况他们都跑的好好的,但是想想两个线程共享一个变量,他两跑在两个cpu上。

现在就需要引入什么机制来保证所有u上的数据都是一致的。

所有的不一致都是由于有人想做出变化,想写。

msi

Modified Shared Invalid

大家最开始都是 s,然后咱u写了就便m了,然后通知其他u变成i。其他u就不能用这一行了。

mesi

多了一个 Exclusive

如果这一行只有咱有,则不是s而是e,这样咱想改就直接e变m,不需要通知其他u改i了。大多数的数据他是不在多个u共享的,咱系统这么多进程,大多相互也八竿子打不着,然后多线程,也不能全是共享变量不是?

moesi

多了一个owner。

一般情况下,A改了行变成m后,其他B想用这行,必须A写回ddr,B再去ddr里面load。这一来一回时间就长了。然后现在,B想用这行,A直接m变o,然后把这行发个B,B是s。节省了这一来一回的时间。当然最后在某个trigger还是会写回ddr来个大同步。主要cover微改的case。

当然,有这些协议有专门的状态机转移图,细节比这复杂的多了。

相关推荐
天硕国产存储技术站8 小时前
国产固态硬盘推荐:天硕工业级SSDDRAM缓存与HMB技术详解
缓存·固态硬盘·国产ssd·国产ssd品牌
Zhangzy@8 小时前
Rust 内存对齐与缓存友好设计
spring·缓存·rust
喆星时瑜9 小时前
Windows图标修复--缓存重建教程
windows·缓存
qq_300240639 小时前
spring cache 支持多结构的 Redis 缓存管理器
spring·缓存
chian-ocean11 小时前
VecDeque 的环形缓冲区:从 `head/tail` 到 `wrapping_add`,一次把缓存、SIMD 与 `no_std` 全部打通
缓存
Wenhao.12 小时前
LeetCode LRU缓存
算法·leetcode·缓存·golang
cr7xin14 小时前
缓存查询逻辑及问题解决
数据库·redis·后端·缓存·go
学习编程之路14 小时前
Rust内存对齐与缓存友好设计深度解析
开发语言·缓存·rust
JMzz14 小时前
Rust 中的内存对齐与缓存友好设计:性能优化的隐秘战场 ⚡
java·后端·spring·缓存·性能优化·rust