因为需要引入其他文件夹下的函数，一调用函数就错误
解决方法：
在项目中将调用的c文件手动添加source里面。
还有个原因之前项目路径出现了小数点
2024vitis无错误编译项目失败[ERROR] collect2.exe: error: ld returned 1 exit status
扮作大侠2025-12-28 12:31
相关推荐
FPGA小迷弟3 小时前
FPGA 时序约束基础：从时钟定义到输入输出延迟的完整设置daxi1508 小时前
Verilog入门实战——第3讲：流程控制语句（if-else / case / 循环结构）biubiuibiu10 小时前
工业机器人编程语言详解：多样化选择与应用lf28248143111 小时前
04 DDS信号发生器szxinmai主板定制专家12 小时前
基于 STM32 + FPGA 船舶电站控制器设计与实现ARM+FPGA+AI工业主板定制专家1 天前
基于ARM+FPGA+AI的船舶状态智能监测系统（二）软硬件设计，模拟量，温度等采集与分析szxinmai主板定制专家1 天前
基于ZYNQ MPSOC船舶数据采集仪器设计（一）总体设计方案，包括振动、压力、温度、流量等参数FPGA小迷弟1 天前
高频时钟设计：FPGA 多时钟域同步与时序收敛实战方案szxinmai主板定制专家1 天前
基于ZYNQ MPSOC船舶数据采集仪器设计（三）振动，流量，功耗，EMC，可靠性测试hoiii1871 天前
Vivado下Verilog交通灯控制器设计