2024vitis无错误编译项目失败[ERROR] collect2.exe: error: ld returned 1 exit status

因为需要引入其他文件夹下的函数,一调用函数就错误

解决方法:

在项目中将调用的c文件手动添加source里面。

还有个原因之前项目路径出现了小数点

相关推荐
liuluyang5301 小时前
SV主要关键词详解
fpga开发·uvm·sv
happyDogg_4 小时前
验证环境采样rtl时序数据遇到的问题
fpga开发
unicrom_深圳市由你创科技6 小时前
项目分析和FPGA器件选型外包服务包括哪些内容?别让选错芯片毁了整个项目
fpga开发
Aaron15886 小时前
27DR/47DR/67DR技术对比及应用分析
人工智能·算法·fpga开发·硬件架构·硬件工程·信息与通信·基带工程
my_daling7 小时前
DSMC通信协议理解,以及如何在FPGA上实现DSMC从设备(2)
学习·fpga开发
珞光电子USRP SDR软件无线电平台1 天前
打破通用瓶颈:珞光电子发布 Luowave Driver V2 定制化驱动方案
fpga开发
9527华安1 天前
FPGA实现PCIe数据通信培训课程,提供工程源码+视频教程+FPGA开发板
fpga开发·pcie·视频教程·培训
my_daling1 天前
FPGA实现IIC主机读写,以及部分IIC传感器控制流程
fpga开发
乌恩大侠1 天前
【AI-RAN】在空ubuntu服务器安装环境和生成TV,高达430G文件
服务器·人工智能·ubuntu·fpga开发·o-ru
qq_150841991 天前
高云FPGA固件下载速成
fpga开发