2024vitis无错误编译项目失败[ERROR] collect2.exe: error: ld returned 1 exit status

因为需要引入其他文件夹下的函数,一调用函数就错误

解决方法:

在项目中将调用的c文件手动添加source里面。

还有个原因之前项目路径出现了小数点

相关推荐
Szime2 小时前
高速 ADC 国产替代选型:通信、雷达、仪器仪表项目要看哪些参数?
单片机·嵌入式硬件·fpga开发
Szime3 小时前
国产高速ADC推荐与选型观察:从进口依赖到国产替代评估,深智微科技提供项目导入支持
科技·fpga开发
森旺电子11 小时前
Vivado使用心得
fpga开发
FPGA小徐12 小时前
AI 浪潮下,FPGA 如何实现自我重塑与行业变革
人工智能·fpga开发
FPGA小徐12 小时前
[FPGA IP系列] FPGA常用存储资源大全(RAM、ROM、CAM、SRAM、DRAM、FLASH
fpga开发
Szime13 小时前
AD9218 国产替代方向:双通道 10 位 105MSPS ADC 选型支持
单片机·嵌入式硬件·fpga开发·汽车
ALINX技术博客14 小时前
ALINX VD100+Simulink 快速实现 FPGA 图像处理 Sobel 边缘检测
图像处理·人工智能·fpga开发
FPGA小徐14 小时前
FPGA开发中的常用通信协议与通信接口区别与联系
fpga开发
Szime16 小时前
深智微40Gsps高速数据采集系统进入工程化阶段
科技·单片机·嵌入式硬件·fpga开发
2601_961845421 天前
2027考研数学大纲|数一数二数三
考研·fpga开发·ar·vr·mr·oneflow