FPGA----vitis生成静态链接库

1、问题的来源,在使用vivado 2019.2以上版本时,Vivado SDK被改为vitis。vitis设计的简直是反人类,我们在使用构建的Lib应用并编译后会提示"No domains specified"问题

报错信息如下所示

2、问题的解决:

需要在一个应用里新建这个Lib项目,而不能单独建立。

(1)先建立应用

(2)右键添加Lib项目

相关推荐
涛tao讲道5 分钟前
星载FPGA选型与抗辐射设计手册
fpga开发·抗单粒子翻转·涛tao悟道·涛的天道观·seu
艾芯微科技7 分钟前
钰泰 ETA6973PQ3Y|QFN3×3 2A 同步降压 Buck,I2C 可配置多档输出,动态调压 PMIC
网络·单片机·嵌入式硬件·fpga开发·集成测试·51单片机
NamoAmitabha12813 分钟前
lwIP 问答---deepseek
fpga开发
吉他英雄一里13 分钟前
时钟IP核(MMCM PLL)
fpga开发
星夜离尘5635 分钟前
FPGA实现CRC-8/SMBUS:从参数和位序核对到1041次自检
fpga开发·verilog·fpga·crc
匠行科技10 小时前
6U‑VPX 高密度异构处理板硬件方案实践
fpga开发·硬件工程
努力搬砖的小H10 小时前
FPGA应用技巧之AXI4-FULL-uiFDMA IP仿真验证
经验分享·fpga开发·axi
hexiaoyan8271 天前
高速图像采集卡处理板卡设计原理图:10-基于TMS320C6678+XC7K325T的6U CPCI Full Camera Link图像处理平台
fpga开发·高速图像采集·图像采集卡·c6678板卡
szxinmai主板定制专家1 天前
储能EMS + 协调控制器实战:RK3568/3576/3588+FPGA+AI 故障录波与诊断
人工智能·深度学习·机器学习·fpga开发·rk3588·rk3576·协调控制器
星夜离尘561 天前
FPGA 定点数缩位:截断、舍入与饱和,避免溢出回绕
fpga开发·定点数