【F28377D | 时钟】

文档链接:F28377D技术参考手册,第105页。

  • INTOSC1是内部备用的10MHz时钟源,通常只对看门狗定时器和丢失时钟检测电路(MCD)进行计时。
  • INTOSC2是内部主要的10MHz时钟源,也是上电复位时的默认系统时钟。它用于运行引导ROM,可以用作应用程序的系统时钟源。但其频率误差较大,无法满足CAN和USB的时序要求。
  • XTAL是专用的外部时钟源,可以用作主系统和辅助时钟源。一般外接20MHz外部晶振。
  • AUXCLKIN是外部的辅助时钟源,用作USB和can位时钟的源。

从上述输入时钟源,又派生出一些不同的子时钟:

  1. PLLSYSCLK是系统时钟,通常为200MHz
  2. CPUx.CPUCLK是CPU时钟
  3. CPUx.SYSCLK是CPU子系统时钟
  4. PERx.SYSCLK是外设系统时钟
  5. PERx.LSPCLK是外设低速时钟
  6. EPWMCLK是EPWM模块的时钟
  7. HRPWMCLK是高精度PWM模块的时钟
  8. CAN Bit clock是用于CAN模块的时钟
  9. AUXPLLCLK是用于USB模块的时钟

计算公式:PLLSYSCLK = XTAL_OSC * (IMULT + FMULT) / PLLSYSCLKDIV = 20 * 20 / 2 = 200MHz

配置位置:F2837xD_SysCtrl.c文件中,在InitSysCtrl函数里,调用InitSysPll(XTAL_OSC, IMULT_20, FMULT_0, PLLCLK_BY_2),进行时钟配置。


相关推荐
nuoxin1147 天前
WILX1200HC-5TG144I替代 LCMXO2-1200HC-5TG144I(富利威)
人工智能·嵌入式硬件·fpga开发·电脑·硬件工程·dsp开发
粉色挖掘机7 天前
lib文件查看函数方法之—反汇编查看函数名称
嵌入式硬件·dsp开发·ccs
XINVRY-FPGA10 天前
XC7Z035-2FFG900I Xilinx/AMD Zynq-7000 SoC FPGA
人工智能·嵌入式硬件·计算机视觉·fpga开发·硬件工程·dsp开发·fpga
jing.wang_202510 天前
TI TMS320C6678芯片实现IP及端口在线修改并生效
网络·嵌入式硬件·tcp/ip·dsp开发
XINVRY-FPGA1 个月前
XC7Z010-2CLG400I Xilinx Zynq-7000 FPGA
arm开发·嵌入式硬件·算法·fpga开发·硬件工程·dsp开发·fpga
XINVRY-FPGA1 个月前
XCZU11EG-2FFVC1156I Xilinx Zynq UltraScale+ MPSoC EG FPGA
图像处理·嵌入式硬件·计算机视觉·fpga开发·硬件工程·dsp开发·fpga
stars-he1 个月前
基于 Python 的 DTMF 双音多频信号识别实验
学习·dsp开发
金色光环1 个月前
【DSP学习】增强型脉宽调制 EPWM 实验-基于普中DSP开发攻略
单片机·学习·dsp开发
小麦嵌入式1 个月前
FPGA入门(四):时序逻辑计数器原理与 LED 闪烁实现
linux·驱动开发·stm32·嵌入式硬件·fpga开发·硬件工程·dsp开发
金色光环1 个月前
【DSP学习】 EPWM 原理-基于普中DSP开发攻略
学习·dsp开发