【F28377D | 时钟】

文档链接:F28377D技术参考手册,第105页。

  • INTOSC1是内部备用的10MHz时钟源,通常只对看门狗定时器和丢失时钟检测电路(MCD)进行计时。
  • INTOSC2是内部主要的10MHz时钟源,也是上电复位时的默认系统时钟。它用于运行引导ROM,可以用作应用程序的系统时钟源。但其频率误差较大,无法满足CAN和USB的时序要求。
  • XTAL是专用的外部时钟源,可以用作主系统和辅助时钟源。一般外接20MHz外部晶振。
  • AUXCLKIN是外部的辅助时钟源,用作USB和can位时钟的源。

从上述输入时钟源,又派生出一些不同的子时钟:

  1. PLLSYSCLK是系统时钟,通常为200MHz
  2. CPUx.CPUCLK是CPU时钟
  3. CPUx.SYSCLK是CPU子系统时钟
  4. PERx.SYSCLK是外设系统时钟
  5. PERx.LSPCLK是外设低速时钟
  6. EPWMCLK是EPWM模块的时钟
  7. HRPWMCLK是高精度PWM模块的时钟
  8. CAN Bit clock是用于CAN模块的时钟
  9. AUXPLLCLK是用于USB模块的时钟

计算公式:PLLSYSCLK = XTAL_OSC * (IMULT + FMULT) / PLLSYSCLKDIV = 20 * 20 / 2 = 200MHz

配置位置:F2837xD_SysCtrl.c文件中,在InitSysCtrl函数里,调用InitSysPll(XTAL_OSC, IMULT_20, FMULT_0, PLLCLK_BY_2),进行时钟配置。


相关推荐
ysu_03144 天前
TinyML 模型部署:从 Edge Impulse 到 STM32F103
驱动开发·stm32·嵌入式硬件·mcu·硬件架构·硬件工程·dsp开发
FPGA小迷弟7 天前
【无标题】
fpga开发·dsp开发·fpga·sdr·无线电
FPGA小迷弟7 天前
FPGA 应用技术能力的完整闭环(5-8)
fpga开发·dsp开发·fpga·sdr·无线电
FPGA小迷弟9 天前
FPGA 应用技术能力的完整闭环(1-4)
fpga开发·dsp开发·fpga·sdr·无线电
玄奕子19 天前
三相逆变器系列(一):看懂三相全桥拓扑
嵌入式·dsp开发·电力电子·ti c2000·三相全桥逆变
FPGA小迷弟21 天前
【硬核通俗】FPGA实现SDR软件无线电完整技术解析(原理+架构+实战)
fpga开发·dsp开发·sdr·无线电
jing.wang_20251 个月前
制作最小Linux(Ubuntu)系统
linux·嵌入式硬件·ubuntu·dsp开发
爱代码的小黄人1 个月前
关于CCS烧写FLASH和烧写RAM的一些理解,如何修改CMD文件。
dsp开发
nuoxin1142 个月前
BL-M8812CU3 无线 WiFi 模块-富利威
人工智能·嵌入式硬件·fpga开发·硬件工程·dsp开发
Dr.kangder2 个月前
嵌入式软件程序分析技术:原理、方法与实战
servlet·架构·嵌入式·dsp开发