dsp开发

双馈风机虚拟惯性与下垂控制参与一次调频及频率二次跌落现象探究双馈风机(永磁同步风机)虚拟惯性控制+下垂控制参与系统一次调频的Matlab/Simulink模型，调频结束后转速回复，造成频率二次跌落SFD。系统为三机九节点模型（可更换为四机两区域，十机39节点，IEEE39节点，IEEE11节点），所有参数已调好且可调，可直接运行，风电渗透率可调风机采用虚拟惯性+下垂控制，含有转速回复模块，在系统频率跌落时释放转子动能提供有功支撑，参与电网的一次调频，在调频过程结束后，仿真时间30s时风机切换至mppt控制（退出时间可任意调节），功率骤降导致频率的二次跌落，

XC2C256-7VQG100I Xilinx CoolRunner-II CPLD FPGAXC2C256-7VQG100I 赛灵思 Xilinx CoolRunner-II 系列的一款 256 宏单元（macrocell）级别的复杂可编程逻辑器件（CPLD）。该器件定位于超低功耗、瞬时就绪（instant-on）且适合 1.8 V 供电系统的小型化控制与接口场景，常以 100 引脚 VQFP 封装出现，集成度适中、I/O 密度高、且支持在系统（ISP）编程与 JTAG 调试。XC2C256 在设计上兼顾了传统 CPLD 的非挥发性配置与低功耗特点，同时提供比早期 CPLD 更先进的逻辑结构与更

EP1C6T144I7N Altera Cyclone FPGAEP1C6T144I7N 阿尔特拉 Altera Cyclone 系列 FPGA中面向低成本嵌入式与接口应用的一款 SRAM 型现场可编程门阵列。作为早期 Cyclone 家族的代表器件，它以小封装、较低功耗与适中的逻辑与片上存储资源见长，常用于工业控制、协议桥接、数据整形与原型验证等场景。该器件通常以 144 引脚 TQFP 封装出现，便于手工焊接与小批量装配，适合对成本、体积与 I/O 数量有明确约束但对超高性能或大规模 DSP/存储需求不高的设计。

大江东去浪淘尽千古风流人物

【DSP】向量化操作的误差来源分析及其经典解决方案Vector优化（通常指SIMD向量化）导致**bit不一致（精度/结果差异）**的核心原因是：向量化改变了计算的顺序、舍入方式或数据处理的粒度，而浮点运算本身不满足“结合律”，微小的舍入误差会被放大，最终导致结果的bit级差异。

轻微的风格艾丝凡

电力电子技术常用PI参数整定方法目录一、核心思想：带宽主导的分级控制逻辑（通用原则）1. 带宽的通用物理意义2. 多级控制的通用带宽分级（2~10 倍比例，推荐 5 倍）

XC3S1000-4FGG320I Xilinx AMD Spartan-3 SRAM-based FPGAXC3S1000-4FGG320I 赛灵思 Xilinx（AMD） Spartan-3 系列中的一款中等容量 SRAM-based FPGA，面向成本敏感的消费类与嵌入式市场，用于实现可重构的数字逻辑、接口桥接、协议处理与中低速数据流控制。该器件属于 Spartan-3 家族中容量偏大的成员，设计目标是在保持低成本的同时为控制类和中等复杂度逻辑提供可编程能力，常用于视频/显示前端、网络接入设备、工控与消费电子等需要现场升级逻辑的场景。

贝塔实验室

Altium Designer全局编辑作为一个设计者面临的最大挑战是管理在设计中所创建的大量的设计数据，为此，Altium Designer 提供了下图所示对象过滤/高亮显示系统。

贝塔实验室

新手如何使用Altium Designer创建第一张原理图（二）接上篇：新手如何使用Altium Designer创建第一张原理图（一）-CSDN博客在Altium Designer 中，元件库能作为独立的文档存在，如原理图库包含原理图符号、PCB 库包含PCB 封装模型以及一些其他的库文件包含各自的PCD3D 模型，仿真模型和信号完整性分析模型等等。另外，AltiumDesigner 支持集成库的创建及使用。集成库(.IntLib 文件)包含了原理图库文件(.SchLib)，PCB 库文件(.PcbLib)，SPICE 模型库文件(.ckt 和.mdl 文件)，信

大江东去浪淘尽千古风流人物

【MSCKF】StateHelper 学习备注StateHelper是MSCKF（Multi-State Constraint Kalman Filter）的核心状态管理模块，负责处理EKF的状态（均值+协方差）操作，包括协方差传播、更新、边缘化、状态克隆/初始化等。MSCKF是视觉惯性里程计（VIO）的经典方法，通过维护滑动窗口内的IMU位姿克隆（而非估计每个特征），利用多帧特征观测约束位姿，实现高精度运动估计。

大江东去浪淘尽千古风流人物

【MSCKF】零空间 UpdaterHelper::nullspace_project_inplace 的实现细节,MSCKF边缘化含义、在**多状态约束卡尔曼滤波（MSCKF）**或滑动窗口优化中，观测方程可表示为： r = h ( x , f ) \boldsymbol{r} = h(\boldsymbol{x}, \boldsymbol{f}) r=h(x,f) 其中：

DDR 压测与系统验证知识全集适用对象：硬件测试工程师、Bring-up 工程师、SoC 验证工程师、自动化脚本开发人员核心目标：提升 DDR 压测稳定性、加速问题定位、统一术语认知、规范开发流程

XCVU9P-2FLGC2104I Xilinx AMD Virtex UltraScale+ FPGAXCVU9P-2FLGC2104I 赛灵思 Xilinx（AMD）VirtexUltraScale+ FPGA，面向需要极大逻辑容量、高带宽串行 I/O 和密集 DSP 运算的计算密集型与通信类应用。该器件采用大规模 BGA 封装（2104-FBGA）并提供数百个 I/O 引脚与高性能收发器，适用于数据中心加速、5G/光通信、雷达/国防和高性能测试测量等场景。

CEVA-DSP开发初识（第一篇）最近开发完了为旌vs819l平台几乎每个模块，其他都没啥难度，dsp模块以前或多或少接触过皮毛，这次有机会好好了解和开发下，做一个完整的记录。

F280049C学习笔记之CMPSSTMS320F280049C 学习笔记16 比较器子系统(CMPSS)-CSDN博客CMPSS(模拟比较器)模块学习_dsp中cmps是什么意思-CSDN博客

5CEFA9F23I7N Altera CycloneV E（Enhanced）FPGA5CEFA9F23I7N Altera 阿尔特拉 Cyclone V E（Enhanced）家族FPGA，面向低功耗但需要较高逻辑密度与 DSP 能力的中高端嵌入式与通信应用。该家族基于 TSMC 的 28 nm 低功耗工艺（28LP）制造，设计目标是在功耗、成本与性能之间取得平衡，适合工业控制、通信接口、成像预处理、音视频前端以及中等复杂度的加速器场景。

F280049C学习笔记之EPWM增强型脉宽调制 (EPWM)F280049C Enhanced Pulse Width Modulator (ePWM)_tms320f280049c 学习笔记 epwm-CSDN博客

嵌入式项目：韦东山驱动开发第六篇项目总结——显示系统（framebuffer编程）各位好久不见了！！！之前那个项目更新了三篇帖子就断更了…… 实在是抱歉主要就是我转嵌入式Linux驱动开发方向了！！！！！

DSP 电源笔记君

电子电力技术的准谐振电路和LLC电路相关习题学习记录分享8-5 如图 8.32 所示的零电压开关准谐振 Buck 电路。输入电压为 40V，输出电压为 20V，负载电流变化范围为 5~15A，若谐振电容 CfC_fCf 取为 20nF。试计算： (1) 保证最小负载电流条件下实现 ZVS，谐振电感 LfL_fLf 的取值。 (2) 在上述条件下，计算开关管承受的最大电压。

Shang18098935726

MS2107高性能USB 2.0视频信号和音频采集,支持NTSC/PAL制式，适用于低成本视频采集设备MS2107是一款视频和音频采集，主要用于视频信号的采集、处理和传输。内部集成USB2.0控制器和数据收发模块、视频ADC模块、音频ADC模块和音视频处理模块。MS2107可以将CVBS、S-Video和音频信号通过USB接口传送到PC、智能手机和平板电脑上预览或采集。MS2107输出支持YUV422和MPEG两种模式，兼容Windows、Android和MacOS系统，支持NTSC/PAL制式，适用于低成本视频采集设备。

XCAU10P-2SBVB484I Xilinx Artix UltraScale+ FPGAXCAU10P-2SBVB484I 属于赛灵思 Xilinx 的 Artix UltraScale+ 系列 FPGA。料号中 “10P” 表示该器件在系列中的容量/等级，后缀 “-2” 为速度等级，封装代码 SBVB484 指示 484-ball BGA 类封装变体，末尾 “I” 表示工业温度等级。该系列采用 UltraScale+/16nm 级别的架构设计，目标在于用尽可能低的功耗提供较高的 DSP 与 I/O 带宽，适合机器视觉、低功耗网络设备、4K 视频接口和边缘计算等场景。