dsp开发

轻微的风格艾丝凡

嵌入式定时器计时技巧：用有符号数省略溢出判断的底层逻辑与实践目录前言一、传统计时的痛点：无符号数的溢出判断难题1.1 传统实现代码（以16位定时器为例）1.2 小痛点

ADAU1452的开发教程3：常规音频算法的开发（2）作者的话查看以前写的文章，竟然漏了ADAU1452的教程，这个系列补上。硬件准备ADAU1452EVB开发板一块

一起调试XVF3800麦克风阵列（九）PP_MGSCALE 控制远端活动期间的额外噪声抑制，用于平衡：参考信号（far-end）是干净的播放音频

乾芯课堂系列（二）乾芯DSP开发环境 – QX-IDE安装使用入门工欲善其事，必先利其器。对于企业用户而言，一款适配的集成开发环境（IDE）绝非简单工具，更是提升团队效率、保障代码安全的核心支撑。下面就为大家梳理IDE安装使用的核心步骤，新手也能快速掌握。一、搭建乾芯DSP开发环境二、开发乾芯DSP应用程序三、编程实践 — LED点灯

一起调试XVF3800麦克风阵列（六）上一章节我们使用工具分析了延时，这一次我们继续调试：默认 AUDIO_MGR_SYS_DELAY 的值为-32 测量演示如下图为41个样本（未在40以内）：

一起调试XVF3800麦克风阵列（三）XVF3800 的实际性能很大程度上取决于其所集成到的最终产品的电气和声学环境，为了达到最佳性能，包括通过产品认证测试，必须执行配置和调优过程，使固件适应最终产品的外形尺寸和硬件设计。

一起调试XVF3800麦克风阵列（二）上一章我们大概了解了下四个波束，这里官方给我们写了一个脚本，直观的展示了几个波束的运行可视化。运行如下，可以清楚看到每一束波形的方向（目前我就是在90度方向说话，输出处理过的波束刚好与beam1重合！）：

DSP学习记录之eCAP捕获单元模块（eCAP）能够捕获外部输入引脚的逻辑状态（电平的高或者低、低电平翻转时的上升沿或下降沿），并利用内部定时器对外部事件或者引脚状态变化进行处理通常用来测量脉冲信号的周期和占空比（计算传感器幅值）、电机测速（捕捉HALL传感器脉冲）、测量脉冲电平宽度

一起玩XVF3800麦克风阵列（十）上一章我们部署在树莓派上面部署的32bit 的操作系统，但是我发现其他一切正常，就是Audacity使用还有BUG，一点录音就stopped！！这就很不能忍了，所以我们继续安装最新的Debian Trixie - 64 - bit版本来继续折腾。

双馈风机虚拟惯性与下垂控制参与一次调频及频率二次跌落现象探究双馈风机(永磁同步风机)虚拟惯性控制+下垂控制参与系统一次调频的Matlab/Simulink模型，调频结束后转速回复，造成频率二次跌落SFD。系统为三机九节点模型（可更换为四机两区域，十机39节点，IEEE39节点，IEEE11节点），所有参数已调好且可调，可直接运行，风电渗透率可调风机采用虚拟惯性+下垂控制，含有转速回复模块，在系统频率跌落时释放转子动能提供有功支撑，参与电网的一次调频，在调频过程结束后，仿真时间30s时风机切换至mppt控制（退出时间可任意调节），功率骤降导致频率的二次跌落，

XC2C256-7VQG100I Xilinx CoolRunner-II CPLD FPGAXC2C256-7VQG100I 赛灵思 Xilinx CoolRunner-II 系列的一款 256 宏单元（macrocell）级别的复杂可编程逻辑器件（CPLD）。该器件定位于超低功耗、瞬时就绪（instant-on）且适合 1.8 V 供电系统的小型化控制与接口场景，常以 100 引脚 VQFP 封装出现，集成度适中、I/O 密度高、且支持在系统（ISP）编程与 JTAG 调试。XC2C256 在设计上兼顾了传统 CPLD 的非挥发性配置与低功耗特点，同时提供比早期 CPLD 更先进的逻辑结构与更

EP1C6T144I7N Altera Cyclone FPGAEP1C6T144I7N 阿尔特拉 Altera Cyclone 系列 FPGA中面向低成本嵌入式与接口应用的一款 SRAM 型现场可编程门阵列。作为早期 Cyclone 家族的代表器件，它以小封装、较低功耗与适中的逻辑与片上存储资源见长，常用于工业控制、协议桥接、数据整形与原型验证等场景。该器件通常以 144 引脚 TQFP 封装出现，便于手工焊接与小批量装配，适合对成本、体积与 I/O 数量有明确约束但对超高性能或大规模 DSP/存储需求不高的设计。

大江东去浪淘尽千古风流人物

【DSP】向量化操作的误差来源分析及其经典解决方案Vector优化（通常指SIMD向量化）导致**bit不一致（精度/结果差异）**的核心原因是：向量化改变了计算的顺序、舍入方式或数据处理的粒度，而浮点运算本身不满足“结合律”，微小的舍入误差会被放大，最终导致结果的bit级差异。

轻微的风格艾丝凡

电力电子技术常用PI参数整定方法目录一、核心思想：带宽主导的分级控制逻辑（通用原则）1. 带宽的通用物理意义2. 多级控制的通用带宽分级（2~10 倍比例，推荐 5 倍）

XC3S1000-4FGG320I Xilinx AMD Spartan-3 SRAM-based FPGAXC3S1000-4FGG320I 赛灵思 Xilinx（AMD） Spartan-3 系列中的一款中等容量 SRAM-based FPGA，面向成本敏感的消费类与嵌入式市场，用于实现可重构的数字逻辑、接口桥接、协议处理与中低速数据流控制。该器件属于 Spartan-3 家族中容量偏大的成员，设计目标是在保持低成本的同时为控制类和中等复杂度逻辑提供可编程能力，常用于视频/显示前端、网络接入设备、工控与消费电子等需要现场升级逻辑的场景。

贝塔实验室

Altium Designer全局编辑作为一个设计者面临的最大挑战是管理在设计中所创建的大量的设计数据，为此，Altium Designer 提供了下图所示对象过滤/高亮显示系统。

贝塔实验室

新手如何使用Altium Designer创建第一张原理图（二）接上篇：新手如何使用Altium Designer创建第一张原理图（一）-CSDN博客在Altium Designer 中，元件库能作为独立的文档存在，如原理图库包含原理图符号、PCB 库包含PCB 封装模型以及一些其他的库文件包含各自的PCD3D 模型，仿真模型和信号完整性分析模型等等。另外，AltiumDesigner 支持集成库的创建及使用。集成库(.IntLib 文件)包含了原理图库文件(.SchLib)，PCB 库文件(.PcbLib)，SPICE 模型库文件(.ckt 和.mdl 文件)，信

大江东去浪淘尽千古风流人物

【MSCKF】StateHelper 学习备注StateHelper是MSCKF（Multi-State Constraint Kalman Filter）的核心状态管理模块，负责处理EKF的状态（均值+协方差）操作，包括协方差传播、更新、边缘化、状态克隆/初始化等。MSCKF是视觉惯性里程计（VIO）的经典方法，通过维护滑动窗口内的IMU位姿克隆（而非估计每个特征），利用多帧特征观测约束位姿，实现高精度运动估计。

大江东去浪淘尽千古风流人物

【MSCKF】零空间 UpdaterHelper::nullspace_project_inplace 的实现细节,MSCKF边缘化含义、在**多状态约束卡尔曼滤波（MSCKF）**或滑动窗口优化中，观测方程可表示为： r = h ( x , f ) \boldsymbol{r} = h(\boldsymbol{x}, \boldsymbol{f}) r=h(x,f) 其中：

DDR 压测与系统验证知识全集适用对象：硬件测试工程师、Bring-up 工程师、SoC 验证工程师、自动化脚本开发人员核心目标：提升 DDR 压测稳定性、加速问题定位、统一术语认知、规范开发流程