dsp开发

XC7Z010-2CLG400I Xilinx Zynq-7000 FPGAXC7Z010-2CLG400I 可以理解为一颗“ARM 处理器 + FPGA 可编程逻辑”合在一起的 SoC。它属于 Xilinx (赛灵思 AMD ）Zynq-7000 家族里的 Z-7010 器件，核心特点就是把双核 Arm Cortex-A9 MPCore 处理系统（PS）和 7 系列可编程逻辑（PL）集成在同一颗芯片里；AMD 官方对 Zynq-7000 的定位也是把 Arm 处理器的软件可编程性与 FPGA 的硬件可编程性结合起来，用于硬件加速、控制和系统集成。

XCZU11EG-2FFVC1156I Xilinx Zynq UltraScale+ MPSoC EG FPGAXCZU11EG-2FFVC1156I 是 AMD（赛灵思Xilinx）Zynq UltraScale+ MPSoC 家族里一颗偏高性能的异构 SoC，属于 EG 规格。它把四核 Arm Cortex-A53 应用处理器、双核 Cortex-R5F 实时处理器、Arm Mali-400 MP2 GPU 和一块可编程逻辑 FPGA 逻辑 fabric 集成在同一颗芯片里，目标就是把“处理器 + FPGA + 图形/视频/高速接口”放到一个器件里统一协同工作。

基于 Python 的 DTMF 双音多频信号识别实验掌握 DTMF（双音多频）信号的基本原理，利用 Python 实现信号的生成与识别，理解 Goertzel 算法相比 FFT 在特定频点检测上的优势。

【DSP学习】增强型脉宽调制 EPWM 实验-基于普中DSP开发攻略基于普中DSP开发攻略.pdf让 F28355 的 ePWM 管脚输出 PWM，具体步骤如下：（EPWM 相关库函数在 DSP2833x_EPwm.c 和 DSP2833x_EPwm.h 文件中）

小麦嵌入式

FPGA入门（四）：时序逻辑计数器原理与 LED 闪烁实现哈喽大家好！在前几章我们学习了组合逻辑电路，这一章我们将正式进入时序逻辑电路的世界。时序逻辑是 FPGA 开发的核心，而计数器则是时序逻辑中最基础也最重要的单元之一。今天我们就从 D 触发器讲起，一步步实现一个基于计数器的 LED 闪烁项目，并通过仿真波形调试代码，彻底搞懂时序逻辑的工作原理。

【DSP学习】 EPWM 原理-基于普中DSP开发攻略PWM 是 Pulse Width Modulation 的缩写，中文意思就是脉冲宽度调制，简称脉宽调制。 PWM 是一种对模拟信号电平进行数字编码的方法。通过高分辨率计数器的使用，方波的占空比被调制用来对一个具体模拟信号的电平进行编码。PWM 信号仍然是数字的，因为在给定的任何时刻，满幅值的直流供电要么完全有(ON)，要么完全无(OFF)。电压或电流源是以一种通(ON)或断 (OFF)的重复脉冲序列被加到模拟负载上去的。通的时候即是直流供电被加到负载上的时候，断的时候即是供电被断开的时候。只要带宽足够，

【DSP学习笔记】 F28335中断系统理解-基于普中DSP28335开发攻略基于普中DSP28335开发攻略.pdf 第十四章资料链接：PZ-DSP28335-L开发板资料在学习DSP中断时候发现看不懂，有太多东西不理解，尝试用大白话翻译和理解。

【DSP学习】DSP28335 点亮LED开发板上有 7 个 LED 连接 TMS320F28335 芯片管脚D1 发光二极管阴极是连接在F28335 的GPIO68 管脚上， D2 指示灯阴极连接在 GPIO67 管脚上, 其他LED 管脚以此类推。如果要使 D1 指示灯亮，只需要控制 GPIO68 管脚输出低电平，如果要使 D1 指示灯灭，只需控制 GPIO68 输出高电平。

一个人的嵌入式~

Lin协议介绍LIN 是 Local Interconnect Network 的缩写，是基于 UART/SCI（通用异步收发器/串行通信接口)的低成本串行通信协议。

LCMICRO-13310847746

长芯微LD1871完全P2P替代AD1871，是一款立体声音频ADC描述长芯微LD1871是一款立体声音频ADC，用于需要高性能模数转换的数字音频应用。本芯片具有两个24位转换通道，每个通道提供105dB的动态范围。芯片的音频数据接口支持I2S、左对齐、右对齐等常见接口格式；芯片还具有SPI兼容的穿行配置端口，可方便地配置芯片参数和功能。本芯片与国外产品AD1871管脚兼容，可实现替代

LCMICRO-13310847746

长芯微LD7940完全P2P替代AD7940，是一款14位、逐次逼近型模数转换器(ADC)描述长芯微LD7940是一款14位、逐次逼近型模数转换器(ADC)本芯片，采用单电源供电，电源电压同时用作ADC的基准信号，极大地简化了芯片的外围电路。它内置一个低功耗、高精度的14位采样ADC和一个串行接口端口。在CS上下降沿，该器件对VIN端口的模拟输入电压进行采样，范围从0至VDD。本芯片与国外产品AD7940管脚兼容，可实现替代。

CH6001FN/BW-富利威CH6001FN/BW 是ITE（联阳）推出的HDMI 2.0 1 分 2 分配 / 环出芯片，核心是将 1 路 HDMI 输入分为 2 路输出，一路用于环出显示、一路用于采集 / 处理，主打4K@60Hz、低延迟、免驱动，广泛用于视频采集卡、直播盒、高清分配器等场景。

LCMICRO-13310847746

长芯微LCMDC8685完全P2P替代ADS8685，16位模数转换器（ADC）描述LCMDC8685是一款基于逐次逼近寄存器（SAR）模数转换器（ADC）的单通道、16位、1 MSPS 采样系统。该器件为每个通道高度集成了模拟前端，包含输入过压箝位、1 MΩ 输入阻抗、可编程增益放大器（PGA）、有源低通滤波器和 ADC 驱动器。内部高精度、低漂移基准电压源及其缓冲器使该器件成为紧凑型数据采集解决方案的理想选择。其数字接口支持通过 SPI 兼容串行协议与各种主机控制器通信，并支持多设备菊花链连接。 LCMDC8685 可处理真双极性单端输入信号（±12.288 V、±10.24 V

CYUSB4024-FCAXI 是一款USB 20Gbps 控制器-富利威CYUSB4024-FCAXI 是英飞凌 EZ-USB FX20 系列的20Gbps USB 3.2 Gen 2x2 外设控制器，主打高带宽、双核处理与丰富高速接口，面向工业视觉、8K 视频、高速采集等场景

数字信号处理实验（1）-抗混叠滤波器在数字信号处理中，连续时间信号在进入数字系统之前，必须先经过抽样，转换为离散时间序列。教材“连续时间信号的抽样”中指出：若抽样频率选择不当，则抽样后的频谱会发生周期延拓并产生重叠，从而出现频谱混叠。因此，在实际抽样之前，往往需要配置抗混叠滤波器，以抑制高频分量，减小混叠失真。

LCMICRO-13310847746

长芯微LPS123完全P2P替代ADP123，高性能、低压差的线性稳压器描述LPS123系列产品是高性能、低压差的线性稳压器。该系列产品支持最大300mA输出电流，具有低静态电流和高电源抑制比特性，且只需使用2.2μF至10μF的陶瓷输出电容即可稳定工作。该系列器件在1kHz频率下具有60dB的高电源抑制比，这一特性使其特别适合前级电源噪声较大的噪声敏感型应用场景。仅49μA的静态电流与20nA的关断电流使LPS123成为电池供电便携设备的理想选择。其折返式限流与热过载保护电路可显著提升重载条件下的系统可靠性。 LPS123系列提供固定输出与可调输出两种版本，工作条件下输出

LCMICRO-13310847746

国产长芯微LDC5141完全P2P替代DAC80501，数模转换器 (DAC)描述LDC5141数模转换器 (DAC) 分别为 16 位的高精度、低功耗、电压输出器件。LDC5141 按设计要求具有单调性，并可提供低于 1LSB 的线性度。这些器件包括一个 2.5V、5ppm/˚C 内部基准，可提供 1.25V、2.5V 或 5V 的满量程输出电压范围。LDC5141采用了上电复位电路，可确保 DAC 输出以零电平或中间电平上电，并在向器件写入有效代码之前一直保持该电平。这类器件消耗 1mA 的低电流，并具有断电功能，可在 5V 时将电流消耗降至 15µA（典型值）。 LDC514

ADSP/ARM 性能/稳定性排查专栏总述标签: 问题排查, 经验分享, 内存优化, 内存越界, 性能优化, 死机死锁在嵌入式开发领域，“经验” “专家”是一个经常被提及的词。但什么才是真正的工作经验？它绝不是简单地用工作年限来衡量的。一个人工作了十年，如果每天都在做重复的业务逻辑开发，那么他的"经验"可能还不如一个认真钻研了三年底层问题的人。真正的经验，来自于你在无数个深夜里对着串口日志分析死机原因，在一次次崩溃复现中总结出规律，在反复的性能调优中积累出对系统的深度理解。

淡忘的江南

【F28377D | 时钟】文档链接：F28377D技术参考手册，第105页。从上述输入时钟源，又派生出一些不同的子时钟：计算公式：PLLSYSCLK = XTAL_OSC * (IMULT + FMULT) / PLLSYSCLKDIV = 20 * 20 / 2 = 200MHz

xiaoyuchidayuma

【DC-AC-01概述】五电平八阶梯脉冲宽度调制：脉冲时间长，能量大。脉冲频率调制：脉冲宽度一致时，频率高的地方不明白呀？