dsp开发

XCVU9P-2FLGC2104I Xilinx AMD Virtex UltraScale+ FPGAXCVU9P-2FLGC2104I 赛灵思 Xilinx（AMD）VirtexUltraScale+ FPGA，面向需要极大逻辑容量、高带宽串行 I/O 和密集 DSP 运算的计算密集型与通信类应用。该器件采用大规模 BGA 封装（2104-FBGA）并提供数百个 I/O 引脚与高性能收发器，适用于数据中心加速、5G/光通信、雷达/国防和高性能测试测量等场景。

CEVA-DSP开发初识（第一篇）最近开发完了为旌vs819l平台几乎每个模块，其他都没啥难度，dsp模块以前或多或少接触过皮毛，这次有机会好好了解和开发下，做一个完整的记录。

F280049C学习笔记之CMPSSTMS320F280049C 学习笔记16 比较器子系统(CMPSS)-CSDN博客CMPSS(模拟比较器)模块学习_dsp中cmps是什么意思-CSDN博客

5CEFA9F23I7N Altera CycloneV E（Enhanced）FPGA5CEFA9F23I7N Altera 阿尔特拉 Cyclone V E（Enhanced）家族FPGA，面向低功耗但需要较高逻辑密度与 DSP 能力的中高端嵌入式与通信应用。该家族基于 TSMC 的 28 nm 低功耗工艺（28LP）制造，设计目标是在功耗、成本与性能之间取得平衡，适合工业控制、通信接口、成像预处理、音视频前端以及中等复杂度的加速器场景。

F280049C学习笔记之EPWM增强型脉宽调制 (EPWM)F280049C Enhanced Pulse Width Modulator (ePWM)_tms320f280049c 学习笔记 epwm-CSDN博客

嵌入式项目：韦东山驱动开发第六篇项目总结——显示系统（framebuffer编程）各位好久不见了！！！之前那个项目更新了三篇帖子就断更了…… 实在是抱歉主要就是我转嵌入式Linux驱动开发方向了！！！！！

DSP 电源笔记君

电子电力技术的准谐振电路和LLC电路相关习题学习记录分享8-5 如图 8.32 所示的零电压开关准谐振 Buck 电路。输入电压为 40V，输出电压为 20V，负载电流变化范围为 5~15A，若谐振电容 CfC_fCf 取为 20nF。试计算： (1) 保证最小负载电流条件下实现 ZVS，谐振电感 LfL_fLf 的取值。 (2) 在上述条件下，计算开关管承受的最大电压。

Shang18098935726

MS2107高性能USB 2.0视频信号和音频采集,支持NTSC/PAL制式，适用于低成本视频采集设备MS2107是一款视频和音频采集，主要用于视频信号的采集、处理和传输。内部集成USB2.0控制器和数据收发模块、视频ADC模块、音频ADC模块和音视频处理模块。MS2107可以将CVBS、S-Video和音频信号通过USB接口传送到PC、智能手机和平板电脑上预览或采集。MS2107输出支持YUV422和MPEG两种模式，兼容Windows、Android和MacOS系统，支持NTSC/PAL制式，适用于低成本视频采集设备。

XCAU10P-2SBVB484I Xilinx Artix UltraScale+ FPGAXCAU10P-2SBVB484I 属于赛灵思 Xilinx 的 Artix UltraScale+ 系列 FPGA。料号中 “10P” 表示该器件在系列中的容量/等级，后缀 “-2” 为速度等级，封装代码 SBVB484 指示 484-ball BGA 类封装变体，末尾 “I” 表示工业温度等级。该系列采用 UltraScale+/16nm 级别的架构设计，目标在于用尽可能低的功耗提供较高的 DSP 与 I/O 带宽，适合机器视觉、低功耗网络设备、4K 视频接口和边缘计算等场景。

XCVU9P-2FLGA2104E Xilinx AMD Virtex UltraScale+ FPGAXCVU9P-2FLGA2104E 赛灵思 Xilinx（ AMD）Virtex UltraScale+ FPGA

XCVU13P-2FLGA2577I Xilinx AMD VirtexUltraScale+ FPGAXCVU13P-2FLGA2577I 赛灵思 Xilinx AMD 的 VirtexUltraScale+ FPGA 。UltraScale+ 架构采用先进工艺与多种片上/封装内集成，以满足信号处理与网络速率需求。

XC7A100T-2CSG324I 赛灵思 Xilinx AMD Artix-7 FPGAXC7A100T-2CSG324I 赛灵思 Xilinx（AMD）7 系列中的 Artix-7 系列 FPGA，定位为低功耗、成本敏感但需较高并行算力和 DSP 能力的器件。Artix-7 家族强调高性能/瓦比（performance-per-watt）、对 DDR/高带宽外设的支持以及在成本受限的系统中实现较高逻辑与 DSP 密度的能力，适合软件定义无线电、视频/机器视觉接口、嵌入式信号处理等场景。

宇宙realman_999

DSP28335开发中的Flash与RAM模式切换详解在 DSP28335 开发中，Flash 和 RAM 模式的灵活切换是提升调试效率与保证产品稳定性的关键。本文将详解两种模式的核心区别，并提供仅需修改三处的快速切换方法。

EPM240T100I5N Altera FPGA MAX II CPLDEPM240T100I5N Altera 阿尔特拉 MAX II 系列 CPLD（复杂可编程逻辑器件）中的一款产品。它并不是传统意义上的 FPGA，而是定位于低功耗、低成本、快速配置的可编程逻辑器件。该器件内部采用基于 EEPROM 的非易失性配置结构，因此在掉电后仍能保持逻辑功能，不需要额外的外部配置存储器。对于一些体积受限、功耗敏感的应用场景，它能够提供更为简洁和高效的逻辑扩展方案。

XCKU115-2FLVB2104E AMD Xilinx Kintex UltraScale FPGA逻辑资源：系统逻辑单元（System Logic Cells）：约 1,451,100 个，相当于 663,360 个 CLB LUT + 1,326,720 个 Flip-Flop；

XCZU19EG-2FFVB1517I FPGA Xilinx AMD ZynqUltraScale+ MPSoCXCZU19EG-2FFVB1517I Xilinx（AMD）ZynqUltraScale+ MPSoC（多处理器系统芯片）系列中的一款高性能 SoC（系统级芯片），该系列采用了 16 纳米 FinFET 工艺，旨在为要求极高计算性能、低功耗以及灵活性的软件硬件系统提供支持。Zynq UltraScale+ MPSoC 适用于从嵌入式处理到通信、视频、图像处理以及其他高性能计算场景的应用。

Chisel芯片开发入门系列 -- 18. CPU芯片开发和解释8(流水线架构的代码级理解)以【5 Stage pipeline CPU】搜索图片，选取5幅有代表性的图列举如下，并结合Chisel代码进行理解和点评。

Chisel芯片开发入门系列 -- 14. CPU芯片开发和解释4(Load/Store指令再探)接本系列的上一篇，本文继续介绍CPU的指令译码后的执行并特定针对Load/Store执行，也就是代码位于ChipCamp/riscv-chisel-book项目的src/main/scala/目录下的04_sw子目录（03_lw是昨天介绍的内容）！

万物皆数：构建数字信号处理的数学基石欢迎来到数字信号处理（DSP）的世界。在这里，声音、图像、通信信号、医疗数据……一切信息都被转化为一串串冰冷的数字。然而，正是通过对这些数字的精妙运算，我们得以实现去噪、滤波、压缩、识别等一系列神奇的操作。你是否曾好奇，这背后驱动一切的“魔法”究竟是什么？

Matlab解决无法读取路径中的空格尝试使用 Matlab Simulink 来部署 TI F28379D 项目，在配置 Simulink 环境并编译和调试演示项目时，Simulink 出现了问题：