DSP与FPGA之间EMIF接口之DSP参数配置下板测试问题总结

FPGA这部分很简单的一个参数配置模块,本来以为一两次测试就能搞定确认,结果用了一天的时间才成功,中间出了好多奇葩问题,这里总结一下,希望有所借鉴,下次能长点记性。

现象一:配置参数模块输出一千多个寄存器数据,我想要一次性全部抓取查看,一千多个数据不想用手动ila IP核去生成一千多个太麻烦。于是用了mark_debug的方式,结果编译速度极慢还一直报错

原因:无论是mark_debug方式还是生成ila IP核手动的方式都最多大概256个信号的限制,或者后期我来确认下上限值,所以我没办法一次性全部抓取查看。

解决办法:将mark_debug改成16个寄存器就不报错了,这种方法编译极慢,所以后面又改成了手动ila IP的方式,一次读取48个寄存器查看

现象二:首先DSP通过EMIF接口向我FPGA发送配置参数,结果我的ila波形显示输入数据一直为初始化默认数据不变,而不是DSP发送给FPGA的真实数据。

原因:DSP初始化后只发送一次配置参数所以抓不到真实数据。

解决办法:要求DSP人员将配置参数数据1ms为周期循环发送,这样我就可以正常读取配置参数数据了。

现象三:配置参数数据的最后一个时校验和取反数据,我的校验和验证失败,校验信号报错一直拉高,我闷闷的找自己的原因,以为是自己哪个环节算错了

原因:偶然跟DSP人员沟通,发现DSP那边给的校验和取反数据是不对的,没按照协议规定指定地址累加和

解决办法:DSP人员修改后不再报err错了

现象四:EMIF接口进来的数据为DSP真实发送数据,但我的模块内部数据依然是初始化配置数据不变

原因:FPGA配置参数模块代码的复位信号用反了,导致一直在复位状态里,参数无法传递。

解决办法:将外部传递的复位信号取反用~符号

现象五:内部数据也传递进来,但抓取的数据发现有的不正确,有的正确

原因:ila 抓取48个寄存器太多,导致输出异常波形数据

解决办法:将ila 波形数据抓取改成16个寄存器后,输出波形数据恢复正常

至此测试完毕。中间还有些小细节不再赘诉。

相关推荐
小麦嵌入式2 小时前
FPGA入门(三):3-8 译码器 仿真波形解读
stm32·单片机·嵌入式硬件·mcu·fpga开发·硬件工程
upper20201 天前
从零开始动手做Verilog实验--04--11阶FIR滤波器
fpga开发
nuoxin1141 天前
SSD201-富利威
arm开发·驱动开发·fpga开发·ffmpeg·射频工程
哄娃睡觉1 天前
FPGA、ARM、MCU、DSP的区别
fpga开发
nature_forest2 天前
vivado2018.2固化程序方法之.bin文件固化法
windows·fpga开发
m0_46644103詹湛2 天前
FPGA时序优化与高速接口实战手册
笔记·学习·fpga开发·硬件架构·verilog
upper20202 天前
从零开始做Verilog实验--01--4位计数器
fpga开发
upper20202 天前
从零开始动手做Verilog实验--02--模为60的BCD加法器
fpga开发
nbwenren2 天前
基于AD9250数据接收的FPGA纯Verilog实现JESD204B协议及三套工程源码支持
fpga开发