DSP与FPGA之间EMIF接口之DSP参数配置下板测试问题总结

FPGA这部分很简单的一个参数配置模块,本来以为一两次测试就能搞定确认,结果用了一天的时间才成功,中间出了好多奇葩问题,这里总结一下,希望有所借鉴,下次能长点记性。

现象一:配置参数模块输出一千多个寄存器数据,我想要一次性全部抓取查看,一千多个数据不想用手动ila IP核去生成一千多个太麻烦。于是用了mark_debug的方式,结果编译速度极慢还一直报错

原因:无论是mark_debug方式还是生成ila IP核手动的方式都最多大概256个信号的限制,或者后期我来确认下上限值,所以我没办法一次性全部抓取查看。

解决办法:将mark_debug改成16个寄存器就不报错了,这种方法编译极慢,所以后面又改成了手动ila IP的方式,一次读取48个寄存器查看

现象二:首先DSP通过EMIF接口向我FPGA发送配置参数,结果我的ila波形显示输入数据一直为初始化默认数据不变,而不是DSP发送给FPGA的真实数据。

原因:DSP初始化后只发送一次配置参数所以抓不到真实数据。

解决办法:要求DSP人员将配置参数数据1ms为周期循环发送,这样我就可以正常读取配置参数数据了。

现象三:配置参数数据的最后一个时校验和取反数据,我的校验和验证失败,校验信号报错一直拉高,我闷闷的找自己的原因,以为是自己哪个环节算错了

原因:偶然跟DSP人员沟通,发现DSP那边给的校验和取反数据是不对的,没按照协议规定指定地址累加和

解决办法:DSP人员修改后不再报err错了

现象四:EMIF接口进来的数据为DSP真实发送数据,但我的模块内部数据依然是初始化配置数据不变

原因:FPGA配置参数模块代码的复位信号用反了,导致一直在复位状态里,参数无法传递。

解决办法:将外部传递的复位信号取反用~符号

现象五:内部数据也传递进来,但抓取的数据发现有的不正确,有的正确

原因:ila 抓取48个寄存器太多,导致输出异常波形数据

解决办法:将ila 波形数据抓取改成16个寄存器后,输出波形数据恢复正常

至此测试完毕。中间还有些小细节不再赘诉。

相关推荐
zlinear数据采集卡4 小时前
ZLinear DABM-D223 通信协议与软件开发全解析:从 USB CDC 到 DDS 波形输出
arm开发·嵌入式硬件·fpga开发·开源
LCMICRO-133108477468 小时前
国产长芯微LD3092完全pin-pin替代LT3092,是一款可编程两端电流源
arm开发·单片机·嵌入式硬件·fpga开发·硬件工程·恒流源·lt3092
nuoxin1149 小时前
BL-M8812CU3 无线 WiFi 模块-富利威
人工智能·嵌入式硬件·fpga开发·硬件工程·dsp开发
xiaojiaohuazi12 小时前
基于Zynq UltraScale+ MPSoC的PL DDR4直写多NVMe条带阵列(RAID 0)与exFAT高速采集存储系统
fpga开发
ALINX技术博客12 小时前
【黑金云课堂】FPGA技术教程Vitis开发:AXI总线
fpga开发·vitis
星夜离尘561 天前
UART 串口通信:从帧格式到收发回显(附完整 Verilog 实操)
fpga开发
仲南音1 天前
Xilinx FPGA—— DDR4读写
fpga开发
思尔芯S2C1 天前
思尔芯RCF RTL自动分割工具,助力大规模AI/HPC芯片原型验证
人工智能·fpga开发·内存模型·自动编译·ddr5·prototyping·原型验证
Terasic友晶科技2 天前
答疑解惑|Agilex 3 FPGA QSPI时钟设置注意事项
fpga开发·de23-lite·terasic·qspi flash
国科安芯2 天前
卫星星务计算机数据管理中SEU容错机制的技术实现研究——以AS32S601存储器ECC架构为例
网络·单片机·算法·fpga开发·架构·云计算·risc-v