TopJTAG Probe连接zynq

TopJTAG Probe 简述

TopJTAG Probe 是一款功能强大的硬件调试与编程工具,主要用于嵌入式系统开发、芯片测试和固件烧录等领域。它通过标准的 JTAG(Joint Test Action Group)接口与目标设备连接,为开发者提供了对芯片内部寄存器、内存和逻辑单元的深度访问与控制能力。

目的

通过topjtag连接并测试我自己的zynq板子部分管脚是否正常。

工具

Digilent的JTAG-STM2仿真器

流程

新建项目时要选ft2232,其他选项都试了识别不到

jtag配置

下一步

已经扫描到2个设备

对于zynq要屏蔽掉arm

下面仅为设备2 fpga指定bsdl文件即可,注意xilinx的bsdl文件在"C:\AMDDesignTools\2025.2\data\parts\xilinx\zynq\public\bsdl\"目录,不用去网上找,加载对应的bsd文件即可

效果

将要监测的管脚添加的波形观察窗口,点击RUN即可开始监测,我的目的是通过信号源给这些管脚注入信号,以确定是否有虚焊和短接,非常完美

相关推荐
zlinear数据采集卡3 小时前
ZLinear DABM-D223 通信协议与软件开发全解析:从 USB CDC 到 DDS 波形输出
arm开发·嵌入式硬件·fpga开发·开源
LCMICRO-133108477468 小时前
国产长芯微LD3092完全pin-pin替代LT3092,是一款可编程两端电流源
arm开发·单片机·嵌入式硬件·fpga开发·硬件工程·恒流源·lt3092
nuoxin1148 小时前
BL-M8812CU3 无线 WiFi 模块-富利威
人工智能·嵌入式硬件·fpga开发·硬件工程·dsp开发
xiaojiaohuazi11 小时前
基于Zynq UltraScale+ MPSoC的PL DDR4直写多NVMe条带阵列(RAID 0)与exFAT高速采集存储系统
fpga开发
ALINX技术博客11 小时前
【黑金云课堂】FPGA技术教程Vitis开发:AXI总线
fpga开发·vitis
星夜离尘561 天前
UART 串口通信:从帧格式到收发回显(附完整 Verilog 实操)
fpga开发
仲南音1 天前
Xilinx FPGA—— DDR4读写
fpga开发
思尔芯S2C1 天前
思尔芯RCF RTL自动分割工具,助力大规模AI/HPC芯片原型验证
人工智能·fpga开发·内存模型·自动编译·ddr5·prototyping·原型验证
Terasic友晶科技2 天前
答疑解惑|Agilex 3 FPGA QSPI时钟设置注意事项
fpga开发·de23-lite·terasic·qspi flash
国科安芯2 天前
卫星星务计算机数据管理中SEU容错机制的技术实现研究——以AS32S601存储器ECC架构为例
网络·单片机·算法·fpga开发·架构·云计算·risc-v