大家好。在硬件设计中，有时我们需要将两个不同的网络（如模拟地AGND与数字地DGND）在电气上直接短接。常规做法是加一颗0Ω电阻或磁珠，但这样会增加BOM物料和贴片成本。如果不想额外增加物理器件，OrCAD原理图提供了一种简洁的方法------通过修改网络别名（Net Alias），直接在底层逻辑上将两个网络合并为同一个网络，从而实现"无器件的网络短接"。
本次分享将演示如何在不添加任何器件的情况下完成网络短接。以下是关键步骤总结：
第一步：确认待短接的网络
- 在原理图中找到需要短接的两个独立网络（如AGND与DGND）。
第二步：修改网络别名
-
双击其中一个网络的别名（Net Alias），将其名称修改为与另一个网络完全相同的名称（例如统一改为GND）。
-
同理，将另一个网络的别名也修改为相同的名称。
第三步：保存原理图
- 修改完成后保存工程。此时在OrCAD的底层逻辑中，两个网络已合并为同一个网络。
第四步：导入PCB并连通
- 将网表导入Allegro PCB后，原本两个独立的网络已变为同一网络，直接走线或铺铜皮连通即可，系统不会产生DRC短路报错。
通过以上四步，即可实现无任何物理器件的网络短接。
原创简介：芯巧电子是 Cadence 全球认证培训合作伙伴，是国内领先的电子、电气设计自动化和信息化管理系统方案与服务提供商，客户覆盖半导体、消费电子、通讯、汽车电子、工业自动化、教育科研等众多领域，业务涉及Cadence PCB及仿真全系列软件代理，PCB软件二次开发，电子元器件建库，PCB Layout 服务，PCB 加工装配等，拥有专业的市场销售、软件服务支持和软件定制开发团队。