cadence

04. 电源拓扑分析 I 芯巧Cadence 25.1新功能深入学习大家好。在电源系统设计中，拓扑结构的清晰性与准确性直接影响整板的供电质量与器件可靠性。传统的设计方式往往依赖人工逐级追溯电源网络，效率低且容易遗漏负载连接错误。通过电源拓扑分析功能，软件可以同步当前原理图设计，自动提取并构建电源分配网络（PDN）的树状结构，帮助工程师快速识别电压异常、过应力风险等设计缺陷。

17. Homogeneous类型与Heterogeneous类型元器件的区别是什么？ I Cadence Allegro 电子设计快问快答大家好。在OrCAD Capture中创建器件符号时，经常会遇到两类不同的建库方式：Homogeneous（同质型）与Heterogeneous（异质型）。理解二者的区别，有助于工程师根据芯片的实际结构选择合适的建模方法，提升建库效率与原理图可读性。

01. 如何输出导航连接报告? I 芯巧Cadence 25.1新功能深入学习大家好。在复杂的电气系统设计中，导航连接报告是帮助工程师快速理解信号流向、定位跨页连接关系的重要文档。尤其在大型层次化原理图中，信号从一页跳转到另一页的情况十分常见，手动追踪既耗时又容易出错。利用导航连接报告的自动生成功能，可以将这些连接关系以清晰的列表或模块形式嵌入原理图，为设计评审和后续维护提供极大便利。本次分享将带你掌握输出导航连接报告的方法。以下是关键步骤总结：

11.如何在Allegro X中设置差分对 I 芯巧Allegro X PCB设计小诀窍系列大家好在高速PCB设计中，差分对（Differential Pair）是实现USB、HDMI、以太网等高速接口信号完整性的核心保障。差分信号要求两条网络（通常以“_P”和“_N”命名）在布线时保持等长、耦合紧密。而这一切的起点，是在Allegro X的约束管理器中正确创建差分对，并为后续的线宽、间距、等长规则奠定基础。

08.如何在Allegro X中修改特定走线宽度或者文字 I 芯巧Allegro X PCB设计小诀窍系列大家好！在PCB设计收尾阶段，对走线线宽和文字大小进行精细化调整，是提升设计规范性与可读性的重要一环。例如，某些电源或信号线需要加宽以满足载流能力，而丝印文字则需要统一大小以保证图纸美观和清晰度。手动重新走线或逐个修改属性不仅效率低下，还容易出错。Allegro X中的【Change】命令可以高效地完成这两类修改，支持整段走线或分段调整，并能快速统一文字的字号。

03. Capture 中 Part Manager 应用场景(一)管理器件属性 I OrCAD X Capture CIS 设计小诀窍第三季大家好！我们在进行原理图设计时，经常需要在项目后期批量更新器件的属性信息——比如从企业元器件数据库中同步物料编码、统一修改PCB封装命名、或者补充器件的单价信息用于成本核算。如果一个个器件手动修改，不仅效率低下，还容易遗漏或出错。而OrCAD Capture提供的Part Manager功能，可以快速扫描当前工程中的所有器件，一键同步数据库信息，批量更新属性内容，让繁琐的器件信息管理变得简单高效，下面就来介绍这一功能的具体使用方法：

11. ABM器件(三)---切比雪夫滤波器 I PSpice高级应用大家好，今天我们来探讨PSpice中一个功能强大的信号处理模块——切比雪夫滤波器。它在模拟和数字信号处理中扮演着关键角色，以其**在通带和阻带之间快速过渡的特性**而闻名，能够以更低的阶数实现比巴特沃斯滤波器更陡峭的滚降，常用于需要在特定频带内精确选择或抑制信号的场合，如通信系统和音频处理。

09. ABM器件(一)---基本知识点（01） I PSpice高级应用今天我们来聊一个电子仿真中非常实用的工具——PSpice中的模拟行为模型器件，模拟行为模型器件是通过数学函数来直接描述电子器件功能的模块，它不依赖复杂的物理结构，而是用“加法”“乘法”“增益”等基本运算，组合出我们想要的电信号行为。

Q&A：Cadence 17.4 Allegro 软件自定义符合左手直觉的快捷键？Reference：参考文章 + 个人优化Answer：网上很少有符合左手直觉的 Allegro 软件快捷键推荐，又或者推荐的快捷键看不懂，又或者不符合直觉。为此，我根据实际 layout 使用体验，结合网上资源整理了一份快捷键，已经开始在 layout 过程中应用。

Allegro X PCB设计小诀窍系列--34.如何在Allegro X Designer中直接添加、修改、删除网络？在复杂的高速PCB设计过程中，工程师为了应对原理图与版图的动态调整、优化电源网络或添加测试点，经常需要在布局阶段直接添加、修改或删除网络连接。然而，传统的网络变更必须依赖原理图更新并同步，流程迂回耗时，无法满足快速迭代和局部优化的即时需求，严重影响设计灵活性与调试效率。

老那不是和尚

cadence 17.4调整飞线三角形大小cadence画板中未连接的线路会以飞线的形式显示，飞线在焊盘上显示会三角形折线，有时三角形太大会超过器件，看起来就不直观。这个显示的三角形大小也是可以调整的。

Cadence Allegro 电子设计快问快答--07.OrCAD系统自带的原理图库在哪里？每个原理图库里包含了哪些元器件？OrCAD软件内置了丰富的原理图元件库，这些标准库为工程师提供了便捷的设计起点。在软件安装目录的特定路径下可找到这些库文件。以24.1版本为例，路径为：

Allegro X PCB设计小诀窍系列--31.如何在Allegro X Designer中批量高亮器件？在高速、高密度的PCB设计过程中，工程师为了精准检查核心或敏感器件的布局位置、检查电路电源路径，并确保关键模块符合信号完整性及电源完整性的设计要求，通常需要批量高亮特定的元器件。然而，传统的逐个手动高亮方式效率低下、操作繁琐，在面对数百乃至上千个元器件时难以实现快速定位，极大影响了设计检查和优化的效率。

Cadence Allegro 电子设计快问快答--06.00OrCAD中默认的常用快捷键是什么？是否可以更改？在电子设计自动化（EDA）领域，OrCAD 是一款广受欢迎的原理图设计工具。对于工程师而言，熟练使用快捷键是提升绘图效率、减少鼠标依赖的关键。那么这些快捷键是固定的吗？我能不能改成自己习惯的按键？

将 Cadence工程转换为AD工程的步骤记录目的：因为工程需要将Cadence工程的.DSN（原理图文件）和.brd文件（PCB文件）转换为AD工程的原理图和pcb图，所以记录一下转换的步骤。

Allegro X PCB设计小诀窍系列--30.如何在Allegro X中快速删除Dangling Lines?在PCB设计过程中，工程师在完成布局布线和设计修改后，通常会遗留一些未连接到任何网络或元件的悬空走线段（Dangling Lines）。这些悬空线段不仅影响设计图纸的整洁性，还可能在线路板制造时产生多余的铜线，引起短路风险，并干扰设计规则检查（DRC）的准确性，增加后期调试与生产的隐患。为此，Allegro X PCB设计工具提供了便捷的快速清理悬空线段功能。

Allegro X PCB设计小诀窍系列--28.如何在Alegro X中批量添加丝印文字?在PCB设计后期，为了提升板面可读性与可调试性，满足生产装配的标识要求，通常需要在丝印层上添加大量元件位号、版本号及方向标识。然而，传统逐个手动添加丝印文字的方式，不仅操作繁琐、定位难以对齐，更会导致大量重复劳动，严重影响设计效率与图纸美观度，无法应对复杂板卡的海量标注需求。

cadence SPB17.4 - 3D预览时，不需要显示Place_Bound占位的黑立方体元件的占位面积有高度的，是有用的，用于DRC检查。如果将元件占位面积的高度改为0，和实际不符，是有害的。但是默认3D预览板子时，如果没有3D模型的stepfile, 会将元件显示为黑立方体，实际上这个黑立方体就是代表元件(占位面积和元件高度)。没查到资料，怎么在3D预览时去掉这个占地面积的黑立方体。因为黑立方体将元件顶面的焊盘挡住了，如果要检查焊盘是否被一面盖油，就看不到效果。记得不用去动元件的封装库，好像3D模型预览就有不显示元件占位面积的选项。

Cadence 制作 Title Block在使用 Cadence 的过程中，突然想到，我怎么制作一个原理图下面的 Title Block 的模板呢？现总结如下

OrCAD X Capture CIS设计小诀窍系列--12.如何实现Design Rules Check背景介绍：我们在进行原理图设计时，经常需要对设计规则进行检查，来确保设计符合制造工艺的能力和限制，避免在实际生产过程中出现因设计不当而导致的缺陷或失败。而通过Capture自带的Design Rules Check功能可以快速实现这一效果，帮助设计师设置设计规则，实时检查不符合规则的错误，更好地进行设计。