cadence

cadence SPB17.4 - 3D预览时，不需要显示Place_Bound占位的黑立方体元件的占位面积有高度的，是有用的，用于DRC检查。如果将元件占位面积的高度改为0，和实际不符，是有害的。但是默认3D预览板子时，如果没有3D模型的stepfile, 会将元件显示为黑立方体，实际上这个黑立方体就是代表元件(占位面积和元件高度)。没查到资料，怎么在3D预览时去掉这个占地面积的黑立方体。因为黑立方体将元件顶面的焊盘挡住了，如果要检查焊盘是否被一面盖油，就看不到效果。记得不用去动元件的封装库，好像3D模型预览就有不显示元件占位面积的选项。

Cadence 制作 Title Block在使用 Cadence 的过程中，突然想到，我怎么制作一个原理图下面的 Title Block 的模板呢？现总结如下

OrCAD X Capture CIS设计小诀窍系列--12.如何实现Design Rules Check背景介绍：我们在进行原理图设计时，经常需要对设计规则进行检查，来确保设计符合制造工艺的能力和限制，避免在实际生产过程中出现因设计不当而导致的缺陷或失败。而通过Capture自带的Design Rules Check功能可以快速实现这一效果，帮助设计师设置设计规则，实时检查不符合规则的错误，更好地进行设计。

OrCAD X Capture CIS设计小诀窍系列第二季--02.如何在Capture中设置元器件不输出到Netlist背景介绍：上一期我们介绍了在Capture CIS原理图设计工具中，如何设置元器件不输出到BOM。但是在实际原理图设计过程中，也会有一些元器件不需要输出到网表中(不带入PCB)，此时我们可以为这些元器件添加NETLIST_IGNORE属性，来实现这一效果，从而帮助设计人员更好实现设计意图，提升设计效率。

OrCAD X Capture CIS设计小诀窍系列第二季--03.如何在Capture中输出带有目录和元器件信息的PDF背景介绍：我们在进行原理图设计时，经常需要输出PDF来查看或评审，但通过”Print”功能导出的PDF较为简单，只能查看设计视图；而通过使用Ghostscript软件可以输出带有目录和元器件信息的PDF，让设计师可以直接在PDF中查看想要的信息，提升设计效率。

【集成电路版图设计学习笔记】1. Introduction to Layout Design下图使用到的版本是比较老的IC5141，这些软件都是基于Linux平台的启动的话，先要打开ternimal终端，输入软件的启动指令。对于IC5141来说，他的启动指令就是icfb，后面还要加入&是linux系统的用法，表示在后台运行，就是如果把terminal关掉了，这个软件也不会被关掉，否则这个软件是和ternimal绑定的，如果在前台运行，而ternimal不小心被关掉了，软件也会跟着被关掉。

红花与香菇2____

【学习笔记】Cadence电子设计全流程（二）原理图库的创建与设计（上）全部内容见专栏：【Cadence从原理图到PCB设计】元件符号是元件在原理图上的表现形式，主要由元件边框、引脚（包括引脚序号和引脚名称）、元件名称及元件说明组成，通过放置的引脚来建立电气连接关系。元件符号中的引脚序号是和电子元件实物的引脚一一对应的。在创建元件的时候，图形不一定和实物完全一样，但是对于引脚序号和名称，一定要严格按照元件规格书的说明一一对应好。

热爱学习地派大星

Cadence笔记--原理图导入PCB1、以PMU6050为例，首先在原理图双击PMU6050器件，在PCB_Footprint目录填写PCB封装名称并且保存，如下图所示：

Cadence学习笔记 16 HDMI接口布局基于Cadence 17.4，四层板4路HDMI电路更多Cadence学习笔记： Cadence学习笔记 1 原理图库绘制 Cadence学习笔记 2 PCB封装绘制 Cadence学习笔记 3 MCU主控原理图绘制 Cadence学习笔记 4 单片机原理图绘制 Cadence学习笔记 5 四路HDMI原理图绘制 Cadence学习笔记 6-7 电源_LED电路原理图绘制 Cadence学习笔记 8 添加分页符 Cadence学习笔记 9 器件封装匹配_DRC检查 Cadence学习笔记 10 原理图网表

Cadence学习笔记 12 PCB初始化设置基于Cadence 17.4，四层板4路HDMI电路更多Cadence学习笔记： Cadence学习笔记 1 原理图库绘制 Cadence学习笔记 2 PCB封装绘制 Cadence学习笔记 3 MCU主控原理图绘制 Cadence学习笔记 4 单片机原理图绘制 Cadence学习笔记 5 四路HDMI原理图绘制 Cadence学习笔记 6-7 电源_LED电路原理图绘制 Cadence学习笔记 8 添加分页符 Cadence学习笔记 9 器件封装匹配_DRC检查 Cadence学习笔记 10 原理图网表

【Cadence射频仿真学习笔记】IC设计中电感的分析、建模与绘制（EMX电磁仿真，RFIC-GPT生成无源器件及与cadence的交互）我们需要把这个文件导入到cadence中，打开cadence，打开文件选择刚才的GDSII文件Library就是生成的版图要放在哪个库中，即目标库

Cadence学习笔记 8 添加分页符基于Cadence 17.4，四层板4路HDMI电路更多Cadence学习笔记： Cadence学习笔记 1 原理图库绘制 Cadence学习笔记 2 PCB封装绘制 Cadence学习笔记 3 MCU主控原理图绘制 Cadence学习笔记 4 单片机原理图绘制 Cadence学习笔记 5 四路HDMI原理图绘制 Cadence学习笔记 6-7 电源_LED电路原理图绘制

Cadence学习笔记 9 器件封装匹配基于Cadence 17.4，四层板4路HDMI电路更多Cadence学习笔记： Cadence学习笔记 1 原理图库绘制 Cadence学习笔记 2 PCB封装绘制 Cadence学习笔记 3 MCU主控原理图绘制 Cadence学习笔记 4 单片机原理图绘制 Cadence学习笔记 5 四路HDMI原理图绘制 Cadence学习笔记 6-7 电源_LED电路原理图绘制 Cadence学习笔记 8 添加分页符

晓晓暮雨潇潇

FPGA开发技能(9)快速生成约束XDC文件前言：作为一名FPGA工程师，通常公司会对该岗位的人有一定的硬件能力的要求，最基础的就是需要依据原理图的设计进行FPGA工程内的XDC约束添加。人工的看图写约束容易出错，写一个python程序，并由此生成一个可执行程序，双击该程序选择一个由cadence导出的csv文件，即可将csv文件转成xdc文件。不同设计软件导出文件的类型和格式不同，这里仅支持由cadence导出的csv文件。以下是具体的操作步骤。

cadence多版本启动问题电脑上安装了 17.4 和16.6两个版本打开16.6时会弹出 **原因：**使用Allegro设计PCB时，当关闭软件后，再次打开Allegro软件，打开的文件为上一次操作过的.brd文件，这是Allegro软件安装的默认设置。

cadence 17.4之allegro 不能设置net颜色在给指定的网络设置颜色时，失败，并在command内出现了(SPMHFN-62): Disable custom colors is enabled. Net "Gnd" assigned color.字样。说明隐藏了定制颜色。解决方法如下：

cadence SPB17.4 - allegro - DRC error “Soldermsk to Shape Spacing“未铺铜前，DRC正确。铺铜后，出现DRC error “Soldermsk to Shape Spacing” 这个报错点是Mark点封装，放了3个Mark点，均有这种报错。因为其他封装没这个错误，初步怀疑，是封装做的不合适。不过暂时不知道封装咋改合适。以后自己再做一个Mark点封装再试试。

Cadence：Conformal系列形式验证工具Conformal 工具最早由Verplex Systems开发。Verplex是一家专注于形式验证工具开发的公司，其核心产品是Conformal等效性检查工具。由于其技术的先进性和市场需求，Verplex的 Conformal工具迅速在半导体行业内获得了认可。

花果山圣僧

Allegro光绘Gerber文件、IPC网表、坐标文件、装配PDF文件导出打包一般要的层叠信息文件如下图所示那么具体怎么操作呢，请看下文然后是阻焊层的层叠，表层和底层种类一样，以表层展示

宁静致远2021

Cadence SPB17.4 -Allegro - 做Logo封装及添加中文丝印链接：https://pan.baidu.com/s/1eUgUOjOfNam3rqZyQOov_g 提取码：s482