简介
相比单通道数据采集系统，多通道数据采集系统的最大不同之处在于其时钟同步电路。
方案
关于时钟同步
业内有两种方案，单独的时钟卡，和没有单独的时钟卡方案
有单独的时钟卡
系统需要扇出同源时钟到各个采集模块，实现各采集模块的时钟同源；接收时钟的节点与发送时钟的节点时钟相位由于传输链路的存在而具有差异，不同接收时钟节点之间，由于传输链路长度的不一致也具有时钟相位差异，需要设计节点之间的时钟同相机制。
没有单独的时钟卡
靠同步信号进行时钟同步。比较低成本，需要也有同步信号。
方案详情
这个方案实现起来比较简单，适合高精度场景·这里面实现起来有两个技术要点，一个是物理上的等长设计，第二个是FPGA IO delay，的调整。
系统需要扇出同源时钟到各个采集模块，实现各采集模块的时钟同源；接收时钟的节点与发送时钟的节点时钟相位由于传输链路的存在而具有差异，不同接收时钟节点之间，由于传输链路长度的不一致也具有时钟相位差异，需要设计节点之间的时钟同相机制。（用IOdenglay实现，这里还需要注意设计细节，有些物理引脚无法级联，对IO delay也有影响）
设计流程
- 背板 10MHz 参考同步（最通用）
- 时钟卡输出 10MHz OCXO 到背板
- 所有采集卡用这个 10MHz 锁 PLL
- 生成自己的 ADC 采样时钟