PS与PL之间的交互

PS与PL之间的交互

PS与PL之间交互有三个接口:AXI_GP、AXI_HP、AXI_ACP。

采用AXI_HP接口,PL为主机,PS为从机

PL 发送给 PS 的数据,通过 AXI HP 接口后,进入 DDR3 控制器,然后写入到 DDR3 里面了。

反过来,PL 也可以通过 AXI HP 接口读取 DDR3 里面的数据。

PS 也可以向 DDR3 写入或者读取数据,DDR3 相对于 PS 而言就是一个外设。

PS 首先将数据写入到 Cache,Cache 里面的数据再写入到 DDR3 contorller,最后到 DDR3。

反过来,PS 也可以从 DDR3 里面读取数据:

PL, 将数据通过 AXI HP 接口写入到 DDR3,PS 再将数据从 DDR3 里面读出来,这样就实现了 PL 与 PS 的数据交互。

采用AXI_GP接口,PL为从机,PS为主机

带宽计算

设计例子

相关推荐
神奇元创13 小时前
商用级光路加速卡:大模型推理的极速落地方案
python·神经网络·fpga开发·dsp开发
FPGA小徐1 天前
深度神经网络FPGA设计进展、实现与展望
fpga开发
FPGA小徐1 天前
FPGA数字信号处理(一)数字混频实现详解|NCO/DDS原理、有符号数避坑、直流滤除工程实战
fpga开发
Passionate.Z1 天前
基于FPGA的CLAHE自适应限制对比度直方图均衡算法硬件verilog实现
图像处理·嵌入式硬件·算法·fpga开发·fpga
Szime2 天前
AD9694 国产替代方案:四通道高速 ADC 在通信与雷达项目中的选型参考
单片机·嵌入式硬件·fpga开发
kaizq2 天前
在线MakerChip虚拟FPGA设计动态仿真实践
fpga开发·mulerun·makerchip·virtualfpgalab·在线动态仿真·imacopilot
FPGA小徐2 天前
OV5640 摄像头 DDR3 缓存 HDMI/VGA 显示系统详解与
fpga开发
Monkey of Semi2 天前
ARTIX-7 FPGA 核心板学习之FPGA Xilinx 7 series 命名规则
fpga开发
ALINX技术博客2 天前
【黑金云课堂】FPGA技术教程Vitis开发:TCP以太网通信
网络协议·tcp/ip·fpga开发