PS与PL之间的交互

PS与PL之间的交互

PS与PL之间交互有三个接口:AXI_GP、AXI_HP、AXI_ACP。

采用AXI_HP接口,PL为主机,PS为从机

PL 发送给 PS 的数据,通过 AXI HP 接口后,进入 DDR3 控制器,然后写入到 DDR3 里面了。

反过来,PL 也可以通过 AXI HP 接口读取 DDR3 里面的数据。

PS 也可以向 DDR3 写入或者读取数据,DDR3 相对于 PS 而言就是一个外设。

PS 首先将数据写入到 Cache,Cache 里面的数据再写入到 DDR3 contorller,最后到 DDR3。

反过来,PS 也可以从 DDR3 里面读取数据:

PL, 将数据通过 AXI HP 接口写入到 DDR3,PS 再将数据从 DDR3 里面读出来,这样就实现了 PL 与 PS 的数据交互。

采用AXI_GP接口,PL为从机,PS为主机

带宽计算

设计例子

相关推荐
techdashen5 小时前
从网络栈继续往下:micro:bit、2.4GHz、调制方式,以及一个不太靠谱但很有趣的想法
网络·fpga开发
FPGA小徐5 小时前
FIR 数字滤波器 --verilog设计实现
fpga开发
zlinear数据采集卡5 小时前
从协议解析到波形实时显示:硬核拆解ZLinear采集卡上位机软件的开发架构
arm开发·单片机·嵌入式硬件·fpga开发·架构·开源
pcjiushizhu6 小时前
ModelSim 仿真时 Simulate 无反应或只显示 Loading 的解决方法:网卡问题排查
fpga开发
FPGA小迷弟9 小时前
vivado中的AXI Interconnect到底应该怎么用,他的底层原理是什么,一篇文档全部理清楚!!!
网络协议·tcp/ip·fpga开发·verilog·fpga
国科安芯18 小时前
ASC4T245S分组双向控制架构深度解析:独立DIR/OE控制、QFN16封装与混合方向总线桥接
单片机·嵌入式硬件·物联网·fpga开发·架构·risc-v
尤老师FPGA1 天前
GT系列2:GT基础架构(二)
fpga开发
想你依然心痛1 天前
电源时序控制:多路电源的上电顺序与监控——复位、看门狗
fpga开发
Eloudy1 天前
hsb fpga/ 目录分析
fpga开发·量子计算
Hello-FPGA1 天前
GPU Direct DMA RDMA 与FPGA 通讯在Jetson 平台的测试表现
fpga开发