PS与PL之间的交互

PS与PL之间的交互

PS与PL之间交互有三个接口:AXI_GP、AXI_HP、AXI_ACP。

采用AXI_HP接口,PL为主机,PS为从机

PL 发送给 PS 的数据,通过 AXI HP 接口后,进入 DDR3 控制器,然后写入到 DDR3 里面了。

反过来,PL 也可以通过 AXI HP 接口读取 DDR3 里面的数据。

PS 也可以向 DDR3 写入或者读取数据,DDR3 相对于 PS 而言就是一个外设。

PS 首先将数据写入到 Cache,Cache 里面的数据再写入到 DDR3 contorller,最后到 DDR3。

反过来,PS 也可以从 DDR3 里面读取数据:

PL, 将数据通过 AXI HP 接口写入到 DDR3,PS 再将数据从 DDR3 里面读出来,这样就实现了 PL 与 PS 的数据交互。

采用AXI_GP接口,PL为从机,PS为主机

带宽计算

设计例子

相关推荐
松小白song8 小时前
【硬核排错实录】FPGA DDS 波形卡死:寄存器有值但正弦 / 三角 / 自定义波形完全不输出(双通道失效终极解决)
fpga开发
星夜离尘5610 小时前
UART偶发乱码:波特率分频误差之外,还要算采样漂移
fpga开发·uart
hexiaoyan82719 小时前
271-基于JFM7VX690T36 的四路40Gbps的PCIeX8 全国产化卡
fpga开发·软件无线电处理平台·硬件加速器·jfm7vx690t36·全国产化卡·7vx690t36
Terasic友晶科技1 天前
答疑解惑|Agilex 5如何指定Boot Core及设定Core的运行频率?
fpga开发·hps·terasic·cortex-a55·cortex-a76·boot core
辰丁电子1 天前
allegro入门教程-菜单栏Route
fpga开发·pcb工艺·pcb·layout·allegro软件
吉他英雄一里2 天前
FPGA工具篇--ILA
fpga开发
鸥梨菌Honevid2 天前
UVM sequence-driver 通信模型(详细讲解)
fpga开发
博览鸿蒙2 天前
数字芯片设计实战路线:硬件工程师的 FPGA
fpga开发
zhutier-2 天前
Vivado+Artix7+W25Q128JVEIQ FPGA固化程序到FLASH里面教程
fpga开发
hexiaoyan8272 天前
FMC 子卡设计原理图:154-基于FMC 八路SFP+万兆光纤子卡
fpga开发·光纤收发·fmc 子卡·万兆光纤子卡·sfp+万兆光纤