4-20mA工业采样电路 单运放差分放大与Sallen-Key抗工频滤波
-
- [一、 4-20mA差分采样放大电路：长线传输的"第一道防线"](#一、 4-20mA差分采样放大电路：长线传输的“第一道防线”)
-
- [1. 输入级：双向过压钳位，无惧现场浪涌](#1. 输入级：双向过压钳位，无惧现场浪涌)
- [2. 差分核心网络：增益为1的"玄机"](#2. 差分核心网络：增益为1的“玄机”)
- [3. 单运放差分 vs 三运放精密仪放](#3. 单运放差分 vs 三运放精密仪放)
- [二、 为什么4-20mA差分后端必须加 Sallen-Key 滤波器？](#二、 为什么4-20mA差分后端必须加 Sallen-Key 滤波器？)
-
- [1. 工频干扰对4-20mA采样的"四大致命危害"](#1. 工频干扰对4-20mA采样的“四大致命危害”)
- [2. Sallen-Key 碾压一阶 RC 的四大优势](#2. Sallen-Key 碾压一阶 RC 的四大优势)
- [三、 针对4-20mA信号的 Sallen-Key 工程设计实操](#三、 针对4-20mA信号的 Sallen-Key 工程设计实操)
-
- [1. 低通滤波方案设计](#1. 低通滤波方案设计)
- [2. 特殊场景：交流4-20mA变送器的陷波设计](#2. 特殊场景：交流4-20mA变送器的陷波设计)
- [四、 全文总结与工程避坑指南](#四、 全文总结与工程避坑指南)
在工业自动化、物联网数据采集和过程控制系统中，4-20mA电流环 因其抗干扰能力强、支持长线传输而成为模拟量传输的"绝对主力"。然而，当4-20mA信号经过长距离线缆传输并进入MCU的ADC前端时，往往会伴随严重的共模噪声 和50Hz工频干扰，导致ADC采样数据"群魔乱舞"。
如何设计一个高可靠性的4-20mA模拟前端（AFE）？本文将围绕4-20mA采样链路，深度拆解单运放差分放大电路 与Sallen-Key（塞林更）二阶有源滤波器的设计精髓，帮你彻底解决ADC跳变与工频干扰的痛点！
一、 4-20mA差分采样放大电路：长线传输的"第一道防线"
在4-20mA信号经过I/V（电流转电压）转换后，为了抑制长线缆引入的共模干扰，通常会采用差分结构将信号送入ADC。下图为基于TP5551（单通道低噪声、轨到轨CMOS运放）设计的单运放差分放大电路。
1. 输入级：双向过压钳位，无惧现场浪涌
工业现场的4-20mA走线极易感应雷击浪涌或高压尖峰。
- P2接口 ：接入4-20mA采样电阻两端， V d i f f = V ( P 2 − 1 ) − V ( P 2 − 2 ) V_{diff} = V(P2-1) - V(P2-2) Vdiff=V(P2−1)−V(P2−2)。
- 装甲级保护 ：R2、R5为限流电阻；D1/D2/D3（双向TVS/稳压二极管） 配合R4(120Ω)构成双向过压钳位网络。无论4-20mA线缆上感应出正向还是负向的高压冲击，都会被瞬间泄放到地，死死保护后级运放不被击穿。
2. 差分核心网络：增益为1的"玄机"
电路采用标准单运放差分拓扑，参数完全对称： R 1 = R 3 = R 6 = R 7 = 100 k Ω R1=R3=R6=R7=100k\Omega R1=R3=R6=R7=100kΩ。
为什么差分增益设计为1倍？
在4-20mA采样中，I/V转换后的电压信号（如1V5V或0.4V2V）通常已经足够大，不需要额外放大。此处增益为1的核心目的是：
- 阻抗匹配与共模抑制：天然抵消4-20mA长线上同时出现的共模噪声。
- 电平抬升（关键） ：TP5551是单电源供电，无法输出负电压。R1为同相端提供了静态偏置，将差分小信号整体抬升到单电源运放的有效共模区间内，确保信号在0~VCC范围内完整输出，完美适配后级MCU ADC。
3. 单运放差分 vs 三运放精密仪放
| 对比维度 | 本电路（单运放差分） | 三运放仪表放大器（如INA128） |
|---|---|---|
| 成本与BOM | 极低（1个运放+4个电阻） | 较高（专用仪放芯片） |
| 共模抑制比(CMRR) | 良好（依赖4个100k电阻的匹配精度） | 极高（内部激光修调，可达100dB+） |
| 4-20mA适用性 | 完美契合，适合工业常规4-20mA采样 | 适合热电偶等μV级微弱信号，4-20mA用属于"杀鸡用牛刀" |
二、 为什么4-20mA差分后端必须加 Sallen-Key 滤波器？
很多工程师认为："差分电路已经能抑制共模干扰了，直接接ADC就行。" 这是4-20mA采样设计中最大的误区！ 差分放大器只能解决"共模"问题，对于转化为"差分"的工频噪声无能为力。此时，必须引入 Sallen-Key（塞林更）二阶有源低通滤波器。
1. 工频干扰对4-20mA采样的"四大致命危害"
- ADC数据剧烈跳动，分辨率丢失
4-20mA信号叠加50Hz工频后，示波器上波形"嗡嗡抖动"。微小的工频噪声会占用ADC多位量化区间，导致有效分辨率暴跌，PID闭环控制精度彻底失效。 - 运放饱和失真（软件滤波救不回来！）
若现场工频干扰幅值过大，叠加在4-20mA直流信号上会瞬间将运放"顶"入饱和区（削顶）。行业铁律：模拟前端一旦饱和产生非线性失真，后端MCU加再多软件均值/卡尔曼滤波也还原不出真实电流！ - 共模转差分噪声（长线传输的噩梦）
4-20mA长线缆如同"天线"拾取50Hz磁场。当两根走线阻抗不匹配（如寄生电容不同）时，共模噪声会转化为差分噪声，差分放大器根本无法抵消。 - 频谱混叠破坏数字采样
根据奈奎斯特采样定理，若ADC采样率不足，50Hz噪声会折叠成几Hz的低频伪影（慢漂移），这种混叠噪声在数字域是绝对无法消除的。
2. Sallen-Key 碾压一阶 RC 的四大优势
为什么不用简单的一阶RC？因为一阶RC的滚降斜率只有 -20dB/十倍频 ，而Sallen-Key作为二阶有源滤波器，滚降斜率高达 -40dB/十倍频！
| 优势维度 | Sallen-Key 二阶有源滤波 | 一阶无源 RC 滤波 |
|---|---|---|
| 衰减能力 | 50Hz下噪声抑制效果是一阶RC的100倍 | 衰减缓慢，滤不干净 |
| 自带增益 | 拓扑自带闭环增益，滤波+缓冲同步完成 | 无增益，且会衰减4-20mA信号 |
| 输出阻抗 | 极低（运放缓冲），直驱ADC无压降 | 较高，带载后截止频率会严重偏移 |
| 过渡带 | 陡峭，能完美分离20Hz有用信号与50Hz干扰 | 平缓，容易误伤低频有用信号 |
三、 针对4-20mA信号的 Sallen-Key 工程设计实操
4-20mA信号通常代表温度、压力、流量等物理量，属于低频慢变直流信号 ，有效带宽通常仅在 0~20Hz 之间。而干扰主要是 50Hz工频 + 100Hz整流纹波。
1. 低通滤波方案设计
- 设计目标 ：设计截止频率 f c = 20 H z f_c = 20Hz fc=20Hz 的 Sallen-Key 二阶低通滤波器。
- 最终效果 ：0~20Hz的4-20mA缓变信号几乎无衰减通过；50Hz工频被衰减40dB以上（噪声幅值被压缩至原有的1%以内）。
- 系统级防御：差分结构抗共模 + Sallen-Key抗差分，形成完美的双重抗干扰防御体系。
2. 特殊场景：交流4-20mA变送器的陷波设计
如果你采集的不是直流缓变信号，而是交流电流变送器输出的4-20mA信号（有用信号本身就包含50Hz成分），则绝对不能使用低通滤波器！
- 解决方案 ：改用基于Sallen-Key双二阶拓扑的 50Hz陷波滤波器（Notch）。
- 效果：精准在50Hz频点做深度衰减（挖个"坑"），只滤除工频干扰，保留其余频率的交流采样信号。这在交流电网监测和电力仪表中非常常见。
四、 全文总结与工程避坑指南
一个高可靠性的4-20mA工业采样链路，应该遵循以下架构：
4-20mA输入 → \rightarrow → I/V转换 → \rightarrow → TVS双向保护 → \rightarrow → 单运放差分放大（抗共模） → \rightarrow → Sallen-Key滤波（抗差分/工频） → \rightarrow → MCU ADC
| 设计模块 | 核心作用 | ⚠️ 工程师避坑指南 |
|---|---|---|
| 输入保护网络 | 防浪涌、防反接、双向钳位 | 必须使用双向TVS，单向稳压管无法保护负向冲击。 |
| 单运放差分放大 | 阻抗匹配、共模抑制、电平抬升 | 单电源供电时，千万不要忘记同相端的偏置电阻(R1)，否则信号负半周直接削底！ |
| Sallen-Key滤波 | 抗工频干扰、抗混叠、驱动ADC | 模拟前端必须硬件预滤工频！运放一旦饱和，软件数字滤波神仙难救。 |
| 系统级抗干扰 | 差分抗共模 + 低通抗差分 | 4-20mA长线传输时注意走线对称性（如使用双绞线），减少"共模转差分"的阻抗不匹配。 |
结语 ：
高精度的4-20mA采集从来不是单纯堆砌高分辨率ADC，而是赢在模拟前端（AFE）的每一个细节。从TVS的选型、差分偏置的设计，到Sallen-Key截止频率的精准计算，只有将"差分抑制"与"有源滤波"打好组合拳，才能让MCU读到如丝般顺滑的真实工业数据。
希望本文能为你的硬件设计提供实质性的帮助！如果在实际画板或调试4-20mA电路时遇到ADC跳变问题，欢迎在评论区交流探讨。
标签：#硬件设计 #4-20mA #模拟电路 #差分放大器 #Sallen-Key #电流采样 #运放 #EMC抗干扰 #嵌入式开发