隔离设计：数字隔离器（ISO7240）、光耦、磁耦在接口中的应用
一个让我熬夜三天的485通信故障
2018年做某工业网关项目，现场反馈设备每隔几小时就死机一次。远程看日志，发现是MCU的UART接收缓冲区被垃圾数据填满。用示波器抓波形，RS485总线上的信号在电机启动瞬间出现高达60V的共模尖峰------虽然TVS管把差模电压钳住了，但共模电压直接通过收发器的寄生电容耦合到3.3V侧，把UART的RX引脚电平瞬间拉高，导致误触发中断。
那批板子用的是ADM2483隔离型RS485收发器，但隔离耐压只有2.5kV，现场变频器产生的共模干扰远超这个值。后来换成ISO7240做信号隔离，配合DC-DC隔离电源模块，问题彻底解决。这个教训让我明白：隔离不是选个隔离芯片焊上去就完事，接口的隔离设计是个系统工程。
三种隔离技术的本质差异
光耦：老派但可靠
光耦的原理简单粗暴------LED发光，光敏三极管接收。优势是隔离电压可以做得很高（常见5kV，定制可达10kV+），CMTI（共模瞬态抑制）在低速场景下够用。但致命短板是速度上不去，普通光耦如PC817的传输延迟在3-10μs级别，用在115200bps的UART上已经勉强，SPI的10MHz时钟根本别想。
另一个坑是老化问题。LED的发光效率会随时间衰减，早期工业设备用光耦做隔离，运行五年后误码率明显上升。我见过某PLC的I/O模块，因为光耦老化导致输出信号幅值下降，驱动继电器时出现抖动。现在做设计，除非是低速开关量（如按钮、继电器状态读取），否则我尽量不用光耦做数据信号隔离。
磁耦：速度与功耗的平衡
磁耦（如ADI的ADuM系列）通过片上变压器传递信号，速度轻松做到100Mbps以上，功耗比光耦低一个数量级。ISO7240就是TI的磁耦产品，四通道，每通道最高150Mbps，传播延迟仅几十纳秒。做SPI隔离时，SCLK跑到20MHz完全没问题。
但磁耦有个容易被忽略的弱点：对磁场干扰敏感。有次在电机驱动器旁边测试SPI隔离通信，发现偶尔出现CRC错误。排查发现是电机线圈产生的强磁场耦合到隔离变压器的线圈上，导致信号边沿抖动。解决方案是把隔离芯片远离大电流走线，并在PCB上做磁场屏蔽（加磁珠、开槽）。另外磁耦的共模瞬态抑制能力通常不如电容耦合型隔离器，在强电磁脉冲环境下需要额外注意。
电容耦合：新一代的优选
TI的ISO7xxx系列、Silicon Labs的Si86xx系列采用电容耦合技术。通过SiO₂介质电容传递信号，CMTI可以做到100kV/μs以上，隔离电压5kV，速度可达150Mbps。相比磁耦，电容耦合对磁场不敏感，且没有磁芯饱和问题。我最近的新设计基本都转向电容耦合隔离器，特别是需要高可靠性的工业通信接口。
ISO7240的实战配置
ISO7240是四通道数字隔离器，我常用它做UART和SPI的隔离。数据手册上标的是5V供电，但实际3.3V也能工作，只是输出驱动能力会下降。这里有个坑：如果3.3V侧输出接5V输入的下一级，必须加电平转换，否则高电平可能不够。
典型配置：VCC1接隔离侧电源（如3.3V），VCC2接非隔离侧（如5V）。输入侧加0.1μF+10μF去耦电容，输出侧同样。注意ISO7240的使能引脚（EN1/EN2）默认内部上拉，如果不控制就保持使能。我习惯在EN引脚加一个10kΩ下拉电阻到GND，防止上电瞬间输出不确定状态。
做UART隔离时，TX和RX各占一个通道，RTS/CTS如果需要流控再占两个。SPI隔离需要四个通道：SCLK、MOSI、MISO、CS。注意MISO是双向的，ISO7240是单向通道，所以SPI隔离需要两个芯片------一个负责从MCU到外设方向（SCLK、MOSI、CS），另一个负责外设到MCU方向（MISO）。或者用ISO7241（三正一反）配合ISO7240使用。
光耦在开关量隔离中的正确用法
虽然光耦在高速信号上不行，但做开关量隔离（如继电器驱动、按钮输入）仍然是最经济的选择。选型时注意三点：
电流传输比（CTR）要留余量。比如驱动24V继电器，光耦输出侧需要至少10mA驱动电流，那么输入侧LED电流按CTR最小值计算。假设CTR最小50%，输入侧需要20mA。但很多工程师按典型值100%算，结果批量生产时部分光耦CTR偏低导致驱动不足。我一般按CTR最小值的70%来设计，确保最差情况也能工作。
开关速度问题。普通光耦的上升下降时间在μs级别，如果用来检测高速脉冲（如编码器信号），必须用高速光耦如6N137（10Mbps）。但6N137功耗大，输入侧需要10mA以上，不适合低功耗场景。
还有一个容易忽略的点：光耦的输入侧LED反向耐压只有5-6V。如果输入信号有负压（比如RS232的±12V），必须加反向保护二极管。我见过有人直接把RS232信号接光耦输入，结果LED反向击穿，整批板子返修。
磁耦的PCB布局禁忌
磁耦对PCB布局要求比光耦严格。ISO7240这类芯片内部有高频变压器，外部走线如果形成环路，会耦合噪声。我的经验法则：
隔离芯片下方禁止走任何信号线。隔离两侧的地平面要完全分开，中间开槽至少2mm。电源走线从芯片两侧分别引出，不要跨过隔离带。去耦电容必须紧贴芯片引脚，电容到引脚的走线不超过3mm。
曾经有个项目，ISO7240的VCC1和VCC2去耦电容放在芯片背面，通过过孔连接。结果隔离侧电源纹波达到200mV，导致SPI通信偶尔出错。改成正面贴片电容后纹波降到30mV以下。
另一个关键点：隔离芯片的输入输出信号线不能平行走线过长。如果必须平行，间距至少3倍线宽。否则信号通过寄生电容串扰，隔离效果大打折扣。我习惯在隔离带两侧加地线屏蔽，信号线走内层，地平面在外层形成屏蔽罩。
电源隔离是隔离设计的另一半
很多工程师只做信号隔离，电源却共用。结果共模干扰通过电源路径耦合过去，信号隔离形同虚设。工业接口的隔离设计必须包含电源隔离。
常用方案是隔离DC-DC模块，如B0505S（5V转5V，隔离3kV）。但注意DC-DC模块的输出纹波通常较大（50-100mV），对模拟电路可能不够。我一般在DC-DC输出加LC滤波：10μH电感+10μF电容+0.1μF电容，纹波可降到10mV以下。
如果空间受限，可以用隔离芯片自带的电源隔离功能。比如ISO7240本身不带电源隔离，需要外部DC-DC。而ISO7841（电容耦合）内部集成了隔离电源，一颗芯片搞定信号和电源隔离，但成本较高。
一个完整的UART隔离设计实例
以RS232转UART隔离为例，实际电路：
MCU侧（3.3V）→ ISO7240 → 隔离侧（5V）→ MAX3232 → DB9接口
ISO7240的输入侧接MCU的UART TX/RX，输出侧接MAX3232的TTL端。注意MAX3232的VCC接隔离侧5V，GND接隔离侧地。MCU侧和隔离侧的地完全分开，只在电源入口处通过Y电容（1nF/2kV）连接，提供高频共模回路。
这里有个细节：ISO7240的输出侧如果空载（比如只用了TX通道，RX通道悬空），必须将未使用的输入引脚接地，输出引脚悬空。否则内部逻辑可能产生振荡，增加功耗。我习惯把未用通道的输入通过10kΩ电阻接地。
隔离设计的成本与可靠性权衡
光耦最便宜（0.5-1元/通道），但速度慢、寿命有限。磁耦中等（2-3元/通道），速度快但怕磁场。电容耦合最贵（3-5元/通道），但综合性能最好。选型时根据实际需求：
- 低速开关量（<100kHz）：光耦足够，注意CTR余量
- 工业通信（UART/SPI < 20MHz）：磁耦或电容耦合，优先电容耦合
- 高可靠性（电力、医疗）：电容耦合+独立电源隔离
- 成本敏感：光耦+低速方案
个人经验总结
隔离设计最容易被忽视的是"隔离边界"的定义。很多工程师把隔离芯片焊上去就以为万事大吉，结果干扰通过电源、地、甚至PCB寄生电容耦合过去。我的做法是：在原理图阶段就明确隔离边界，所有跨隔离带的信号线必须经过隔离芯片，电源必须用隔离DC-DC，地必须完全分开。PCB布局时，隔离带两侧的元器件严格分区，中间留出2-3mm的安全间距。
另一个教训：隔离芯片的CMTI参数不能只看数据手册的典型值，要关注最差情况。工业现场的电快速瞬变脉冲群（EFT）测试，共模电压变化率可达10kV/μs，如果隔离芯片的CMTI不够，输出会直接翻转。ISO7240的CMTI是25kV/μs（典型值），实际测试中在15kV/μs时已经出现毛刺。后来换成ISO7841（CMTI 100kV/μs），才通过4kV EFT测试。
最后说一句：隔离不是万能的。如果系统接地设计不合理，隔离电压再高也没用。我见过一个案例，隔离两侧的地通过机箱外壳意外连接，导致隔离失效。所以隔离设计必须配合正确的接地策略------隔离侧的地通过高阻抗（如1MΩ电阻并联1nF电容）连接到机壳地，而不是直接短接。