Xilinx FPGA—— ViVado存储器FIFO IP核

一、什么是FIFO

FIFO 本质上是由 RAM 加读写控制逻辑构成的一种先进先出的数据缓冲器。

FIFO与RAM的区别:

1.FIFO没有外部读写地址线,使用简单

2.FIFO只能顺序写入数据,并按顺序读出数据

3.FIFO地址由内部读写指针自动加 1 完成

4.FIFO可工作在不同时钟域

二、创建FIFO IP核

ViVado的FIFO的实现可配置为资源与种类的7种组合:

|------------------------------------|----------------------|
| Common Clock Builtin FlFO | 同步FIFO,使用内置 FIFO资源存储 |
| Common Clock Block RAM | 同步FIFO,使用RAM快存储 |
| Common Clock Distributed RAM | 同步FIFO,使用分布式RAM存储 |
| Common Clock Shift Register | 同步FIFO,使用移位寄存器存储 |
| Independent Clocks Builtin FlFO | 异步FIFO,使用内置 FIFO资源存储 |
| Independent Clocks Block RAM | 异步FIFO,使用RAM快存储 |
| Independent Clocks Distributed RAM | 异步FIFO,使用分布式RAM存储 |

相关推荐
LabVIEW开发19 小时前
LabVIEW FPGA 编程:少编译几次的办法(系列 04/05)
fpga开发·labview
cmc10281 天前
318.关于在ip内部封装PLL,MMCM的注意事项
fpga开发
LabVIEW开发1 天前
LabVIEW CompactRIO 编程模式怎么选(系列 02/05)
fpga开发·labview
FPGA小迷弟2 天前
FPGA 与千兆以太网校验和:从原理到 Verilog 实现
嵌入式硬件·fpga开发·无人机·ai编程·fpga
码农小韩3 天前
FPGA学习(二)——LED闪烁
fpga开发·verilog·fpga·led·组合逻辑·分频设计
9527华安3 天前
FPGA纯verilog实现DP视频接口,支持2K60帧分辨率,提供3套工程源码和技术支持
fpga开发·音视频·dp
ChaseVLSI4 天前
FPGA与ASIC的区别详解:内部结构、开发成本与适用场景,项目选型到底该选哪个
嵌入式硬件·fpga开发·硬件架构·硬件工程
9527华安5 天前
FPGA实现ARINC818总线协议,基于GT Transceivers Wizard高速收发器,提供7套工程源码和技术支持
fpga开发·transceivers·arinc818
小蘇的FPGA5 天前
fpga-wide-data-crc32
fpga开发
落雨无风5 天前
fpga板级调试常见问题
fpga开发