Xilinx FPGA—— ViVado存储器FIFO IP核

一、什么是FIFO

FIFO 本质上是由 RAM 加读写控制逻辑构成的一种先进先出的数据缓冲器。

FIFO与RAM的区别:

1.FIFO没有外部读写地址线,使用简单

2.FIFO只能顺序写入数据,并按顺序读出数据

3.FIFO地址由内部读写指针自动加 1 完成

4.FIFO可工作在不同时钟域

二、创建FIFO IP核

ViVado的FIFO的实现可配置为资源与种类的7种组合:

|------------------------------------|----------------------|
| Common Clock Builtin FlFO | 同步FIFO,使用内置 FIFO资源存储 |
| Common Clock Block RAM | 同步FIFO,使用RAM快存储 |
| Common Clock Distributed RAM | 同步FIFO,使用分布式RAM存储 |
| Common Clock Shift Register | 同步FIFO,使用移位寄存器存储 |
| Independent Clocks Builtin FlFO | 异步FIFO,使用内置 FIFO资源存储 |
| Independent Clocks Block RAM | 异步FIFO,使用RAM快存储 |
| Independent Clocks Distributed RAM | 异步FIFO,使用分布式RAM存储 |

相关推荐
szxinmai主板定制专家18 小时前
半导体设备控制器:RK3576+CODESYS+RK182X异构架构,实现晶圆视觉检测与运动联动闭环
人工智能·fpga开发·架构·视觉检测·边缘计算·codesys·rk3576
szxinmai主板定制专家19 小时前
FPGA高速IO+RK182X AI算力|RK3576+CODESYS工业自动化运动控制平台设计
运维·人工智能·嵌入式硬件·fpga开发·自动化·zynq
FPGA小徐19 小时前
原理图分析:Type-C 转串口(CH340C)最小系统板 CSDN 博客
fpga开发
智感子20 小时前
FPGA采集:高采样率数据流与存储
fpga开发
狂奔蜗牛(bradley)1 天前
拒绝SOEM黑盒!死磕EtherCAT主站:ARM+FPGA架构、DC同步与状态机修复等,50+篇实战开发文档全公开
arm开发·fpga开发·架构
XMAIPC_Robot2 天前
CODESYS 实时控制 + RK182X 大模型算力扩展|RK3576 工业边缘控制器设计
人工智能·fpga开发·机器人·rk3588+fpga
女神下凡2 天前
芯参谋(31):SPI NOR Flash 电路设计指南
arm开发·单片机·嵌入式硬件·fpga开发·设计规范
学习FPGA的电气小兴兴2 天前
基于FPGA的CORDIC旋转模式实现sin和cos运算_采用EGo1板卡上板验证【FPGA数字信号处理第5讲】
fpga开发·信号处理·数字信号处理·verilog·cordic·ego1·fpga设计入门与提高
博览鸿蒙8 天前
FPGA开发使用的语言
fpga开发·fpga
明德扬8 天前
机器人多摄像头如何做FPGA多路视频聚合?
学习·fpga开发·fpga