DE23-Lite 开发板配备的是A3CZ135BB18AE7S 的 FPGA 器件和MT25QU128ABA8E12-0SIT的QSPI Flash，有客户遇到sof文件转换成jic以后下载到QSPI flash重启板子不能运行。
原因：.qsf文件中设置的125MHz 的 Active Serial Clock太高了，需要降频到100MHz。
参考出处：
Altera Documentation and Resources Center
Active Serial Clock是主动串行（Active Serial, AS）配置模式 下，由 FPGA 主动产生并输出 给外部 QSPI Flash 设备的一个时钟信号，它的核心作用就是作为配置数据的传输时钟。在 FPGA 上电后，它会通过这个时钟，从外部的 QSPI Flash 中把固化好的配置文件（.jic）读取出来，完成自身的配置。
Intel（Altera）的 FPGA 器件对 Active Serial Clock的频率有明确的限制。官方文档明确指出Agilex 3 系列 仅支持 25 MHz、50 MHz 和 100 MHz 这几个频率。
可以在.qsf文件进行如下修改：
如果是自己设计project时可以通过Quartus 界面设置，具体如下：
往期阅读：
答疑解惑 | FPGA开发板的FLASH固化（下载.pof文件）失败怎么办？JTAG降速解忧！
答疑解惑|Uboot阶段访问某个地址导致系统挂死（DE25-Nano开发板）（地址对齐）
答疑解惑|DE25-Nano的HPS端串口和USB Blaster III端口都是同一根物理线连接到PC，两个端口可以同时使用吗？
答疑解惑|为DE25-Nano开发板配置Linux kernel时.config文件没有起作用是什么原因？
答疑解惑|DE25-Nano开发板Image制作过程中编译U-Boot时提示 internal compiler error: Illegal instruction
答疑解惑|如何正确使用DE25-Nano开发板的J3口（external JTAG header）
答疑解惑 | DE25-Nano开发板串口在访问FPGA端外设LED时卡死，无任何反应
答疑解惑 | DE25-Nano开发板Uboot阶段与FPGA外设交互失败
【答疑解惑】如何临时解决带Nios II的FPGA设计在测试时遇到time_limited文件导致elf下载不了的问题