terasic

Terasic友晶科技

答疑解惑|Agilex 5如何指定Boot Core及设定Core的运行频率？Agilex 5 HPS拥有双Cortex-A55核和双Cortex-A76核。Cortex-A55主打能效，最高频率 1.5 GHz，适合作为对功耗敏感、或启动阶段负载较轻的引导核心。Cortex-A76主打性能，最高频率 1.8 GHz，处理能力更强，适合对启动速度或初始任务性能有要求的场景。

Terasic友晶科技

【教程】Agilex 5 SOC FPGA的HPS端如何响应FPGA端中断（二）——修改Quartus工程（GHRD工程）要在FPGA侧产生按键中断，首先需要在硬件设计中添加一个支持中断输出的PIO外设，并将其中断信号连接到HPS的FPGA中断输入口上。

Terasic友晶科技

答疑解惑|Agilex 3 FPGA QSPI时钟设置注意事项DE23-Lite 开发板配备的是A3CZ135BB18AE7S 的 FPGA 器件和MT25QU128ABA8E12-0SIT的QSPI Flash，有客户遇到sof文件转换成jic以后下载到QSPI flash重启板子不能运行。

Terasic友晶科技

答疑解惑 | DE25-Nano开发板Uboot阶段与FPGA外设交互失败近日测试友晶官网提供的de25_nano_revA_sdcard_console_v1.1.zip镜像（下载地址：https://www.terasic.com.cn/cgi-bin/page/archive.pl?Language=China&CategoryNo=69&No=1392&PartNo=4#contents），想在该镜像的 U-Boot 阶段通过内存映射的方式来读写 FPGA 外设（如 LED、开关、按键）对应的寄存器，从而实现在操作系统启动前快速验证FPGA逻辑是否正确。

Terasic友晶科技

【案例展示】友晶科技全息传感器桥接解决方案想象一下，一个 1600 万像素的摄像头，它的原始数据要在毫秒级内完成采集、传输，并驱动 AI 模型实时输出人体姿态估计。这样的实时感知系统如何构建？

我是有底线的