1. 文档概述
本文档详细说明MIPI CSI-2（Camera Serial Interface 2）标准中定义的两种物理层接口------D-PHY 与C-PHY的物理连接规格、信号线定义及工程应用建议。适用于嵌入式系统硬件设计、驱动开发及系统集成参考。
2. 术语与缩写
| 术语 | 说明 |
|---|---|
| MIPI | 移动产业处理器接口（Mobile Industry Processor Interface）联盟 |
| CSI-2 | 摄像头串行接口第2版（Camera Serial Interface 2） |
| D-PHY | MIPI定义的基于差分信号的物理层（Data PHY） |
| C-PHY | MIPI定义的基于三相符号编码的物理层（Compact PHY） |
| Lane / Trio | 信号传输的基本通道单元 |
| SoC | 系统级芯片（System-on-Chip） |
3. 物理连接规格对比
3.1 D-PHY（差分信号物理层）
核心技术：源同步差分传输（Source-Synchronous Differential Signaling）
信号线构成：
- 时钟通道（Clock Lane） ：1对差分线（CLK_p / CLK_n），必须存在
- 数据通道（Data Lane）：每通道1对差分线（D_p / D_n），支持1~4对
完整连接线数计算：
| 通道配置 | 时钟线（对） | 数据线（对） | 总信号线数（根） |
|---|---|---|---|
| 1-Lane | 1 | 1 | 2 + 2 = 4 |
| 2-Lane | 1 | 2 | 2 + 4 = 6 |
| 4-Lane | 1 | 4 | 2 + 8 = 10 |
最高配置（4-Lane） ：10根信号线
3.2 C-PHY（三相符号编码物理层）
核心技术：三相符号编码（3-Phase Symbol Encoding）+ 嵌入式时钟
信号线构成：
- 基本单元（Trio）：由A、B、C三根信号线组成
- 通道数量：支持1~3个Trio
- 时钟信号 ：无需独立时钟线，时钟信息通过符号间的状态转换嵌入数据流中
完整连接线数计算：
| Trio配置 | 信号线组数 | 总信号线数（根） |
|---|---|---|
| 1-Trio | 1组（A/B/C） | 3 |
| 2-Trio | 2组（A/B/C） | 6 |
| 3-Trio | 3组（A/B/C） | 9 |
最高配置（3-Trio） ：9根信号线
4. 技术特性对比表
| 对比项 | MIPI D-PHY | MIPI C-PHY |
|---|---|---|
| 每通道信号线数 | 2根（1对差分） | 3根（1个Trio） |
| 时钟方式 | 独立差分时钟通道（必须） | 嵌入式时钟（无专用时钟线） |
| 编码机制 | DDR（双沿采样）+ 差分电平 | 三相符号编码（5种状态转换） |
| 最大通道数 | 1个时钟 + 4个数据 = 5通道 | 最多3个Trio |
| 最高信号线数 | 10根 | 9根 |
| 最大带宽（每通道） | 2.5 Gbps（D-PHY v2.1） | 4.5 Gbps（C-PHY v1.2） |
| 总带宽（3通道） | 10 Gbps（4-Lane） | 13.5 Gbps（3-Trio） |
| EMI（电磁干扰） | 较高（差分信号跳变） | 较低（三相转换、无时钟信号） |
| PCB布线复杂度 | 较低（差分对配对易） | 较高（三线等长+阻抗匹配要求高） |
| 典型应用 | 传统手机、低分辨率摄像头 | 高分辨率/高帧率摄像头、车载摄像头 |
5. 信号连接范例（SoC与Sensor间连线）
5.1 D-PHY 4-Lane连接图
图像传感器 (Sensor) SoC (处理器)
| |
CLK_p +----------------------------------+ CLK_p
CLK_n +----------------------------------+ CLK_n
| |
D0_p +----------------------------------+ D0_p
D0_n +----------------------------------+ D0_n
D1_p +----------------------------------+ D1_p
D1_n +----------------------------------+ D1_n
D2_p +----------------------------------+ D2_p
D2_n +----------------------------------+ D2_n
D3_p +----------------------------------+ D3_p
D3_n +----------------------------------+ D3_n
| |
总计：10根信号线5.2 C-PHY 3-Trio连接图
图像传感器 (Sensor) SoC (处理器)
| |
Trio0_A +----------------------------------+ Trio0_A
Trio0_B +----------------------------------+ Trio0_B
Trio0_C +----------------------------------+ Trio0_C
| |
Trio1_A +----------------------------------+ Trio1_A
Trio1_B +----------------------------------+ Trio1_B
Trio1_C +----------------------------------+ Trio1_C
| |
Trio2_A +----------------------------------+ Trio2_A
Trio2_B +----------------------------------+ Trio2_B
Trio2_C +----------------------------------+ Trio2_C
| |
总计：9根信号线（无专用时钟）6. 工程选型建议
| 应用场景 | 推荐PHY | 理由 |
|---|---|---|
| 4K@60fps / 8K视频 | C-PHY | 高带宽需求，3-Trio达13.5 Gbps |
| 1080p@30fps / 普通手机前置 | D-PHY | 成本低，成熟方案，PCB布线简单 |
| 车载摄像头（高EMI环境） | C-PHY | 低EMI，嵌入式时钟更抗干扰 |
| 长距传输（线缆>30cm） | D-PHY | 差分信号抗共模干扰能力强 |
| 多摄像头并发 | C-PHY | 单Trio即可工作，引脚数少，利于多路设计 |
7. 常见SoC厂商支持情况
| SoC厂商 | D-PHY支持 | C-PHY支持 | 典型芯片 |
|---|---|---|---|
| Qualcomm | ✅ 全面支持 | ✅ 全面支持（骁龙660及以上） | 骁龙8系/7系 |
| MediaTek | ✅ 全面支持 | ✅ 中高端支持 | 天玑系列 |
| HiSilicon | ✅ 全面支持 | ✅ 麒麟970及以上 | 麒麟990/9000 |
| Samsung Exynos | ✅ 全面支持 | ✅ 旗舰系列 | Exynos 2100 |
| Rockchip | ✅ 全面支持 | ⚠️ 部分型号（RK3588支持） | RK3588 / RK3568 |
| NVIDIA Tegra | ✅ 全面支持 | ❌ 暂不支持 | Xavier / Orin |
8. 总结
- D-PHY（2线差分+独立时钟）：成熟、可靠、易布线，适合主流中低带宽场景。
- C-PHY（3线Trio+嵌入式时钟）：高带宽、低EMI、引脚少，适合高分辨率/高帧率及车载等高要求场景。
- 硬件设计要点：无论选择哪种PHY，均需严格遵循MIPI规范进行等长布线、阻抗控制（D-PHY 100Ω差分 / C-PHY 50Ω单端）及ESD防护。
文档版本：V1.0 适用标准：MIPI CSI-2 v2.1 / D-PHY v2.1 / C-PHY v1.2