半导体学习之本征半导体与杂质半导体

一 基本知识:导电靠什么

材料是否可以导电,取决于内部有没有大量自由移动 的电荷,这类电荷统称为载流子。电流的大小正比于载流子的浓度与迁移率(它们跑的有多快)。其公式如下:

上式中:

------电导率;

q------电子电量;

n、q------自由电子和空穴的浓度;

、------迁移率。

后文中,会明确分析n和p是怎么来的。

金属、绝缘体与半导体之间的载流子情况分析见下表。

|-----|------------------------------------------------------------------------------------------------------|----------------|
| 材料 | 载流子情况 | 典型表现 |
| 金属 | 每个原子贡献自由电子,浓度约为~,基本不随温度变化 | 导电极好 |
| 绝缘体 | 电子都被牢牢束缚,几乎没有自由电荷 | 几乎不导电 |
| 半导体 | 常温下有少量自由电荷,且数量能被温度、光照、掺杂改变 | 导电能力介于两者之间,可调控 |
[表1 金属、绝缘体与半导体载流子比对表]

金属、半导体与绝缘体之间的能带如图1所示。

图1 金属、半导体与绝缘体能带示意图

根据能带与图1可知,半导体想要从价带跨到导带,就需要得到1.1eV的能量。

二 本征半导体的结构

"本征"------纯净、不含杂质、晶格完整。最典型的就是硅(Si)和锗(Ge)。

2.1 化学角度:价电子与共价键

  • 根据化学知识可知,硅是14号元素,电子排布为2-8-4,最外层有4个价电子;锗(Ge)为32号,结构为2-8-18-4,所以锗的最外层电子也是4个。化学性质主要由外层电子决定。
  • 原子倾向于让最外层凑成8个电子(稳定结构)。硅的办法是和4个相邻原子各共用一对电子,形成4个共价键。
  • 每个硅原子都被4个邻居包围,呈正四面体排布,整块晶体是金刚石型结构。每个原子都"觉得"自己有8个电子,所以结构很稳定,而且电子都被锁在键里。

在绝对零度(0K):所有共价键完好,如图2所示。

图2 在绝对零度(0K)时,Si的内部结构图

有热能时,个别共价键会被破坏,就会出现电子挣脱原子的束缚,形成自由电子,相应的,会呈现出一个空穴出来,如图3所示。

图3 有热能时,个别共价键被破坏时的内部图

2.2 物理角度

孤立原子的电子能级是分立的。当量级的原子靠在一起形成晶体,能级相互作用,展宽成连续的"带":

  • 价带:被束缚在共价键里的单子所处的能量范围;
  • 导带:挣脱束缚、能自由运动的电子所处的能量范围;
  • 禁带(带隙E):二者之间电子不能存在的能量空隙。

|-------------|---------|---------------------|
| 材料 | 室温带隙Eg | 说明 |
| 锗(Ge) | 约0.67eV | 带隙小,室温下载流子较多,对温度更敏感 |
| 硅(Si) | 约1.12eV | 最主流的半导体材料 |
| 碳化硅(4H-SiC) | 约3.2eV | 宽禁带半导体,耐高温、耐高压 |
| 金刚石(绝缘体) | 约5.5eV | 电子几乎无法跃迁 |

总结:根据上述视角可以得出:(化学说法)"打断一个共价键"=(物理说法)"一个电子从价带跳到导带"。

三 本征半导体怎么导电:电子-空穴对

3.1 在0K:绝缘体

绝对零度没有热能,电子全部待在价带,共价键完好;价带被填满,电子没有空穴可以移动;导带里一个电子都没有。此时,本征半导体等同于绝缘体。

3.2 有热能时:电子-空穴对成对出现

晶格原子永远在做热运动。偶尔,一个共价键上的电子从热运动中拿到≥Eg的能量,挣脱共价键 ,成为自由电子(导带电子),它原来的位置留下一个空穴。

上述所说的空穴应该怎么理解:空穴不是一个真正的粒子,而是自由电子挣脱共价键的束缚后,从价带跨越到导带,然后再该自由电子处就留下了一个空穴。一般来说,将空穴当作一个带正电、可以移动的载流子来处理。

3.2 产生与复合:动态平衡

与产生相反,自由电子遇到空穴会重新落入键中并释放能量,叫作复合 。在某一温度下,产生速率=复合速率,载流子浓度保持稳定,这个稳定值叫本征载流子浓度。因为电子和空穴成对出现,所以有:

四 温度对本征半导体的影响:多温度分析

4.1 不同温度下的情形

4.2 定量规律:为什么是"指数"增长

本征载流子浓度ni为什么随温度指数增长?载流子的浓度公式为:

∝

上式中:

T------温度,开尔文(必须使用开尔文);

Eg------禁带宽度,也就是电子想要从价带到导带所具备的能量,Si为1.12eV;

k------玻尔兹曼常数,为8.617×10^(-5)eV/K,一个固定的小数字;

根据上述的分析中,最关键的就是玻尔兹曼因子,也就是:,玻尔兹曼因子的物理意义就是:在温度T下,一个电子凑巧攒够Eg这么多能量、能跨越门槛去导电的概率。

根据上述公式计算:

step1:室温300K时,Eg/2kT=1.12/(2×0.026)≈21.6;exp(-21.6)≈4×10^(-10);

step2:室温400K时,Eg/2kT≈16.3;exp(-16.3)≈9×10^(-8);

step3:根据step1与step2的分析,温度上升100K时,玻尔兹曼因子直接涨了约200倍,如果再乘前面的温度系数因子,总共涨了300多倍。

结论:温度只从300K升到400K(涨了33%),载流子数量却涨了300多倍。这就是指数增长。

开尔文温度与摄氏度关系见下表。

开尔文 K 摄氏度 °C 说明
300 K 26.85 °C 约等于室温 27°C,夏天室内温度
400 K 126.85 °C 比开水还烫 26 度,芯片高温工作场景
每升高 9 K 每升高 9 °C 温差刻度一样,K 和 °C 的 "1 度" 大小相同

4.3 为什么电阻随温度下降?与金属对比

温度升高对导电有两个相反的影响:

  • 载流子增多(半导体里是指数级增加)→有利于导电;
  • 晶格振动更剧烈,散射增强,迁移率下降→不利于导电。

所以在金属 里,载流子浓度几乎不变,只剩下"迁移率下降",所以金属的电阻会随温度升高而升高;但是在半导体中,指数增长的载流子压倒了幂函数下降的迁移率,所以电阻随温度的升高而下降(负温度系数)。

综上:为什么本征半导体不够好?

  • 导电能力太弱:载流子太少;
  • 不可控:载流子完全由温度决定,温度一变,性能剧烈漂移,做不成稳定的器件。

五 为什么需要杂质半导体

针对上述4.3中结论的因素,我们希望:

  • 提高导电能力:增加载流子数量;
  • 导电性应该可控:载流子数量由人为设计决定,而不是由温度决定。

5.1 掺什么杂质?为什么?

半导体一般为硅(Si)与锗(Ge),根据共价键的特性来看,掺杂两者元素左右的元素是最好的,根据化学中的元素周期表可知:在Si和Ge左右两边相邻的族为:3价(硼、铝、镓、铟)与5价(磷、砷、锑)。选择他们有两个理由:

  • 大小合适:原子半径与硅接近,能直接替代硅原子的位置(替位式掺杂),不会严重破坏晶格;
  • 价电子数差 1:5价族比硅多 1 个价电子,3价族比硅少 1 个价电子,刚好能"多给一个电子"或"缺一个电子。

5.2 掺杂之后发生什么?

掺杂之后N型(掺磷)与P型(掺硼)的共价键示意图如下。

5.2.1 N型半导体

磷为5个价电子。将其占据硅的位置后,如上图的(a),4个价电子与邻居成键,多出的第5个电子没有键可去,只受磷原子核的微弱吸引。这个磷原子核的束缚极弱,在硅中的电离只有约0.045eV,远小于带隙1.12eV。在室温下,电子就可以跃过导带。磷原子失去电子后成为固定不动的正离子,所以整块材料仍然显电中性。在N型半导体中,电子为多数载流子(多子),空穴是少数载流子(少子)。N代表的是Negative(负电荷载流子,因为是自由电子,电子呈现的是负)。

5.2.2 P型半导体

硼具有3个价电子,将其占据硅的位置后,如上图的(b),会呈现3个完整的键,第4个键缺一个电子,这个缺位就是空穴。而邻近的价带电子只需要0.045eV就能来填补,相当于在价带上方有一条受主能级。在P型半导体中,空穴是多子,电子是少子。P代表的是Positive。

5.3 杂质半导体与温度的关系

杂质半导体的载流子主要有两个来源:

来源 是什么 对温度的敏感度
杂质电离 施主的第 5 个电子挣脱束缚,变成自由电子 低温时敏感,温度够了就全部电离完了
本征激发 硅原子本身的电子获得能量,产生电子 - 空穴对 对温度极其敏感(指数增长,上一张图讲过)

第①段:低温"冻结区"

温度很低,热能太少。掺杂的杂质(磷或硼)多余的电子(或空穴)虽然"多余",但是还是会被磷原子(或硼原子)微弱的束缚着,大部分还不会挣脱,只有一小部分电离了。

载流子浓度n:温度升高一点,就有更多施主电子被"热醒"挣脱出来,所以n随温度升高而增加。

第②段:饱和区(工作区)

温度升高到一定程度(比如室温),所有施主的第5个电子都挣脱了,全部电离完成。但温度还不够高,硅原子的本征激发还很弱,可以忽略不计。

载流子浓度n:

  • 施主全部电离了,所有自由电子数≈施主浓度Nd;
  • 温度再升高,施主已经全部电离完了,不会再增加电子;
  • 本征激发还没出来;
  • 所以n基本不变,n≈Nd。

为什么叫作工作区:因为这是半导体器件正常工作的温度范围。在这个区间里,载流子浓度最稳定,器件性能可控。我们设计电路时,就是假设工作在这个区。

第③段:本征区(高温)

温度继续升高,本征激发开始爆发。在第四节中分析过,本征载流子浓度是随温度指数增长的,温度一高,电子-空穴对大量涌现,数量很快就超过了掺杂提供的载流子。

载流子浓度:

  • 本征激发产生的电子和空穴是成对出现的,所以n≈p;
  • 数量随温度指数增长;
  • 掺杂的效果被淹没了,半导体又变得像"本征半导体一样"。

温度太高,半导体器件会失效,因为掺杂本来是为了精准控制导电类型和浓度,结果本征激发把一切都打乱了。所以芯片都有工作温度上限,超过就可能出现问题。

相关推荐
ACP广源盛139246256732 天前
高密度多盘存储扩展方案选型笔记|PCIe 转 SATA 桥接芯片 YLB3118@ACP 评估
硬件架构·硬件工程·国产芯片·sata
wp123_13 天前
TLVR 电感在 AI 服务器电源中的应用与市场前景分析
服务器·人工智能·科技·ai·硬件工程
wp123_14 天前
耦合电感 Coilcraft LPD5030-223MRC 和 TONEVEE CDD5030-220M参数及电气性能有何区别?
科技·硬件工程
恒锐丰科技林技术员4 天前
EG2106 半桥 MOS/IGBT 驱动芯片解析与工程应用
经验分享·嵌入式硬件·硬件工程
ACP广源盛139246256734 天前
国产 4K 视频处理器 GSV9001S@ACP,轻量化端侧 AI 可视化低成本方案评估
大数据·硬件架构·硬件工程·国产芯片
恒锐丰科技林技术员4 天前
EG1165 半桥 PWM 控制芯片:高压大功率电源的优选控制器
经验分享·嵌入式硬件·硬件工程
恒锐丰科技林技术员4 天前
宽压降压 DC‑DC 控制器 EG1190 应用解析
经验分享·嵌入式硬件·硬件工程
粤鼎恒业5 天前
惠州工厂电子料回收厂家推荐:从交接单反推筛选标准
大数据·数据库·算法·硬件架构·硬件工程·pcb工艺·材料工程
wp123_15 天前
磁集成器件工程分析:小型贴片耦合电感原理、工艺与拓扑优势
科技·硬件工程