前言
在 SEPIC、Ćuk、Zeta 等非隔离升降压 DC-DC 拓扑中，传统方案使用两颗独立功率电感。分立方案存在面积占用大、磁体相互耦合干扰、总 DCR 较高等短板。3.0×3.0×1.4mm 小型贴片耦合电感，属于磁集成无源器件，本文从磁路原理、制造工艺、电气特性，量化对比分立双电感方案，梳理适用场景与技术演进方向，参考 TI 应用笔记与磁性元件行业公开资料。
耦合电感的磁路核心是带气隙共磁芯双绕组结构。两组绕组绕制于同一铁氧体磁芯，绕组电流产生的磁通分为主交链磁通与漏磁通，定义耦合系数\(K=M/\sqrt{L_1L_2}\)，该系列器件 K=0.89~0.99，漏感最低至 0.08μH。耦合电感与变压器的核心差异在于磁芯气隙设计：耦合电感设置气隙储存直流磁化能量，用于 DC-DC 能量存储；变压器以电能传输、电压变换为目标，磁芯无气隙，几乎不存储直流磁场能量，二者磁路设计目标不同，不可直接替代。
制造工艺关键点在于双线同步绕制与绕组绝缘管控。1. 磁芯制备：铁氧体粉体混合、压制成型，高温烧结，保证高频磁导率稳定性；2. 双线绕制：采用专用精密绕线设备，同步加工两组漆包绕组，层间绝缘处理，绕组间隔离耐压 100Vrms；3. 磁屏蔽封装：一体塑封屏蔽结构，抑制漏磁通向外辐射，降低 EMI；4. 电气全检：检测电感量（公差 ±20%）、DCR 直流电阻、饱和电流 Isat、自谐振频率 SRF，合格器件编带，兼容 SMT 自动化产线。
器件电气参数：电感范围 0.39μH~264μH，低感型号最大 DCR=0.071Ω，磁屏蔽封装，工作温度区间 - 40℃~+85℃，满足 RoHS 无卤素要求。电路功能上，耦合电感可同时实现磁场储能、输入输出电流纹波抵消，适配 SEPIC、Ćuk、Zeta、微型反激变换器。
与两颗分立贴片功率电感对比，量化分析优势。根据 TI SLYT380 应用笔记推导，保持输出电流纹波不变，耦合电感所需电感量仅为分立双电感方案的一半；单元件集成双绕组，PCB 占位减少 30%~50%。分立方案两个独立磁芯会产生磁场串扰，需要预留更大的器件间距，耦合电感共用磁芯，磁场相互约束，降低磁干扰。集成方案总回路 DCR 更小，导通损耗\(P=I^2R\)降低，整机电源效率提升 2~4 个百分点；BOM 器件数量减少，焊点数量下降，降低 SMT 焊接失效概率。
工程应用领域：便携式检测设备电源、工业传感器供电回路、车载辅助小功率电源、通信光模块供电、储能 BMS 辅助电源。高密度 PCB 设计约束持续收紧，分立双电感的空间与磁干扰短板逐步放大，耦合电感在多绕组拓扑中的应用持续拓展。
技术发展方向：磁材迭代，金属磁粉芯替代传统铁氧体，提升直流偏置下电感保持率，提高饱和电流；器件薄型化，降低本体高度，适配超薄模组；绕组结构优化，提升自谐振频率，面向 MHz 级高频开关电源。
工程选型要点：不能沿用普通功率电感选型逻辑，耦合系数、漏感、绕组同名端直接影响环路稳定性；仿真阶段需要带入实测漏感参数，仅使用理想耦合模型会低估环路震荡风险。