硬件工程

粟米茶4 小时前
硬件工程·硬件电路
Altium Desinger阵列式粘贴使用使用方法:选中“管脚1”复制(ctrl+c)→ 编辑 → 阵列式粘贴,设置参数 → 左击批量生成 对象数量:需要复制的对象数量 主增量:管脚号(Designator)增量 次增量:名称(Name)增量 间距:生成管脚的间距距离,正值是顺序从下往上增加,负值是顺序从上往下增加
逼子格2 天前
单片机·嵌入式硬件·proteus·嵌入式·硬件工程·电路仿真·虚拟终端
【Proteus仿真】虚拟终端出现乱码问题解决目录1虚拟终端出现乱码问题情况2虚拟终端出现乱码问题解决方法2.1解决措施2.2成功效果3硬件工程师笔试面试相关文章链接(部分链接)
m0_598250003 天前
笔记·嵌入式硬件·硬件工程
串扰12-串扰对信号的影响使用ADS仿真通过眼图观察串扰对信号的影响,使用两组PRBS信号,调整第二组PRBS信号的延迟时间,观察眼图变化:
XINVRY-FPGA5 天前
人工智能·嵌入式硬件·fpga开发·硬件工程·dsp开发·射频工程·fpga
XCVU9P-2FLGA2104E Xilinx AMD Virtex UltraScale+ FPGAXCVU9P-2FLGA2104E 赛灵思 Xilinx( AMD)Virtex UltraScale+ FPGA
Saniffer_SH6 天前
运维·服务器·网络·人工智能·驱动开发·计算机外设·硬件工程
【高清视频】CXL 2.0 over Fibre演示和答疑 - 将内存拉到服务器10米之外CXL协议出来已经6年半了(2019/3发布1.0版本),感兴趣的朋友可以翻翻我们写的《Saniffer公司PCIe5 and 6.0_CXL_NVMe相关测试技术和工具白皮书_ver12.3》章节10.1,目前业内主要的应用还是集中在CXL type 3 memory expansion扩展应用,简单讲就是通过PCIe总线扩展内存,用来补足通过传统内存条DIMM插槽提供的内存容量不够多的问题。
XINVRY-FPGA8 天前
嵌入式硬件·fpga开发·云计算·硬件工程·dsp开发·射频工程·fpga
XCVU13P-2FLGA2577I Xilinx AMD VirtexUltraScale+ FPGAXCVU13P-2FLGA2577I 赛灵思 Xilinx AMD 的 VirtexUltraScale+ FPGA 。UltraScale+ 架构采用先进工艺与多种片上/封装内集成,以满足信号处理与网络速率需求。
Sic_MOS_780168249 天前
人工智能·经验分享·汽车·集成测试·硬件工程·能源
超高密度2kW GaN基低压电机驱动器的设计文章来源:APEC2024(Infineon)作者:Dr. Edward A. Jones, Marco Cannone
自小吃多9 天前
笔记·硬件工程
光电探测-IV转换电路也称为TIA跨阻放大器-笔记电流源内阻分流问题输出电压过小对电流源的依赖性TIA(跨阻放大器)通过运放的 虚短 和 虚断 原理,解决了上述问题,成为测量微小电流的可靠方案。
XINVRY-FPGA9 天前
嵌入式硬件·fpga开发·车载系统·云计算·硬件架构·硬件工程·fpga
XA7A75T-1FGG484Q 赛灵思 Xilinx AMD Artix-7 XA 系列 FPGAXA7A75T-1FGG484Q 赛灵思 Xilinx(现为 AMD 旗下)Artix-7 XA 系列 FPGA,面向需要低功耗、可靠性的嵌入式与车规应用。该器件基于成熟的 28 nm HPL(High-Performance / Low-Power)工艺,AEC-Q100 认证相关的工艺/测试规范适配。
XINVRY-FPGA9 天前
arm开发·嵌入式硬件·fpga开发·硬件工程·信号处理·dsp开发·fpga
XC7A100T-2CSG324I 赛灵思 Xilinx AMD Artix-7 FPGAXC7A100T-2CSG324I 赛灵思 Xilinx(AMD)7 系列中的 Artix-7 系列 FPGA,定位为低功耗、成本敏感但需较高并行算力和 DSP 能力的器件。Artix-7 家族强调高性能/瓦比(performance-per-watt)、对 DDR/高带宽外设的支持以及在成本受限的系统中实现较高逻辑与 DSP 密度的能力,适合软件定义无线电、视频/机器视觉接口、嵌入式信号处理等场景。
Yhc_heihei11 天前
硬件工程
PCAP01AD电容采集芯片基于STM32F103C8T6的电容采集系统主控:SMT32F103C8T6 采集芯片:PCAP01AD(可实现多路采集的ADC) 电源:两块TPS7333分别给上述两颗IC供电
小张爱学习哦11 天前
学习·fpga开发·硬件工程
带符号整数乘法器设计本文主要讲解带符号整数乘法器设计思路,以及verilog电路实现 。有符号数表示都是使用补码表示,我们都知道,正数的补码是它本身,负数的补码是对应正数取法加一。对于一个4bit整数,如果表示无符号整数,它的范围是0-15;如果表示有符号整数。它的范围是-8到7。4bit表示有符号整数如下表:
Tolines11 天前
嵌入式硬件·硬件工程·设计规范
PCIe外接卡标准尺寸为了复用现有机箱PCIe插槽,定义了两种PCIe外接卡的高度:即全高(Standard height)111.15 mm (4.376 inches)和半高(half height)68.90 mm (2.731 inches);两种PCIe外接卡的长度:全长(full length)312.00 mm (12.283 inches),半长(half length)167.65 mm (6.600 inches)
霅昪忞昉11 天前
硬件工程
四线调速风扇-转速频率计算PWM调速电路目录1、FG转速信号1.1、转速FG信号计算1.2、FG信号采集硬件电路1.3、转速FG信号应用注意事项?
斌斌有理779411 天前
硬件工程
二极管,看这篇就够了~P区半导体掺杂3价离子N区半导体掺杂5价离子扩散运动外加正向电压外加反向电压反向击穿的基本概念电击穿的原因
Black doncky prince11 天前
单片机·嵌入式硬件·硬件工程
QR反激电源副边整流二极管电压波形分析准谐振表达的意义是在最小漏源电压(Vds)下执行开通开关管,这正是因为,谐振模式下,Vds振荡存在波峰和波谷,那么如果我们通过一些检测手段能够检测到波谷,并且在Vds波谷的地方打开开关管,这时电流和电压的交叉损耗会相对如连续模式或者谐振停止后降到最小,所以准谐振能够降低开通损耗。
currycheng611 天前
单片机·嵌入式硬件·硬件架构·硬件工程
开关电源测试及方法1 辅助电源测试 测试说明: 电源中辅助电源有重要意义,电源模块的正常工作靠辅助电源来保障,辅助电源工作要比主电路要求更可靠,因为即使在输入电压超限的条件下,辅助电源还要正常工作,以实现正常的保护逻辑,而且功率器件的驱动,控制芯片的工作都要靠辅助电源来保障,因此,对辅助电源的要求是:无论在动态的情况下还是在静态的情况下,必须稳定可靠,输出电压稳定,以满足控制和通讯电路的要求。测试工作中要充分关注辅助电源。 测试方法: 辅助电源要关注以下几个问题: A、启动电阻设计是否合理,限流电阻(辅助电源的输入与高压直
Focus51711 天前
硬件工程
Altium Designer设置敷铜连接类型为间隙/十字连接后,连接方式没有改变规则设置如下:问题如下:可以看到连接方式不是十字连接解决:选中铜皮后,更改网络为GGND。右键铜皮网络,选则 重铺选中的铺铜
Daimxiaocai11 天前
学习·硬件工程·射频工程
AD-批量过孔本文章介绍如何在PCB板上批量过孔。1.打开AD,新建一个PCB文件,如图1.1所示。图1.1 建立PCB文件
一只豌豆象11 天前
经验分享·硬件工程·ads·使用技巧·眼图·瞬态仿真
【经验&技巧】ADS中如何快速获取信号瞬态仿真眼图?进行IBIS驱动文件的瞬态信号仿真波形生成眼图时,经常会遇到由于驱动文件启动过程中的电平不稳定而导致“双眼皮”问题,从而影响到对于结果的判断。