星载FPGA选型与抗辐射设计手册

文档定位：汇总全球主要卫星（按轨道高度）的FPGA选型，以及硬件层面与HDL代码层面的抗辐射加固设计要点，作为星载载荷FPGA项目评审与方案设计参考。

一、各轨道卫星FPGA使用概况

核心区分三类FPGA：SRAM型、Flash型、反熔丝（Anti-fuse），辐射耐受特性差异巨大。下表按轨道高度列出典型星座/卫星的FPGA选型与用途。

轨道区间	代表星座/卫星	高度	FPGA选型	用途说明
LEO低轨 400--600km	Starlink星链	540~560km	商用SRAM FPGA（Zynq UltraScale系列），非传统宇航级加固芯片	星上相控阵波束成形、星间激光通信信号处理、姿态控制；采用COTS商用器件+系统级冗余，不靠芯片本身强加固；低轨辐射环境相对温和、卫星寿命仅5--7年，失效直接补网替换
LEO低轨 400--600km	中国星网GW、千帆星座	400~500km	国产复旦微航天FPGA、部分XQRKU060	星载通信载荷、星间激光通信基带、高速SerDes信号处理；国内低轨互联网主力
LEO低轨 400--600km	遥感/科学试验卫星（CSES张衡二号）	约500km	Artix7商用FPGA（经过辐射筛选）	载荷数据采集、高速读出；科学试验卫星，非长寿命高可靠任务
MEO中轨 20200km	北斗、GPS、伽利略、格洛纳斯导航卫星	~20200km	Microchip RTAX（反熔丝）、Xilinx Virtex5QV	导航信号处理、星上时序控制；MEO辐射显著高于LEO，必须高抗总剂量；反熔丝FPGA配置单元不会发生SEU（单粒子翻转），适合长寿命导航卫星
GEO静止轨道 35786km	通信广播、气象卫星	35786km	Microchip RTG4（Flash）、RTAX2000、XQRKU060	星上转发、基带处理；GEO总剂量TID累积大，15年寿命，Flash/反熔丝为主，SRAM宇航级为辅
HEO大椭圆高轨	极地通信卫星	远地点>35786km	RTAX系列反熔丝FPGA	远地点穿越范艾伦辐射带，单粒子事件概率极高，优先反熔丝

SRAM型FPGA（XQRKU060、Virtex5QV）逻辑资源强、可动态重配置；短板：配置存储器极易发生SEU翻转，必须做Scrub刷新。Flash/反熔丝FPGA配置固化，不存在配置区SEU，但逻辑规模偏小、不可现场重配置。

二、硬件层面抗辐射设计

2.1 器件选型（第一道防线）

1. 反熔丝FPGA（RTAX） ：一次性烧录，没有SRAM配置存储单元，不存在配置单粒子翻转SEU，天然抗SEU；TID总剂量耐受1Mrad，适合MEO/GEO/范艾伦带附近卫星；缺点：不能在轨重配置、成本高、逻辑规模有限。

2. Flash FPGA（RTG4）：配置信息存储在Flash，同样不会发生配置SEU；TID 100krad；兼顾一定可配置能力，广泛用于GEO/中轨。

3. SRAM宇航级FPGA（XQRKU060，Virtex5QV） ：SRAM配置单元，容易SEU；芯片内部增加RHBD加固版图，提高闩锁SEL阈值；适合需要在轨动态重构的星间激光通信、高速信号处理载荷（星网、星链载荷基带）。

4. COTS商用FPGA（星链方案） ：不选昂贵宇航级芯片，直接商用器件；依靠屏蔽、冗余、在轨刷新、星座整体容错，适合大规模LEO星座；前提：低轨辐射弱、单星寿命短，星座具备快速补发射能力。

2.2 PCB与单板硬件加固

• 器件屏蔽：关键FPGA+配置PROM采用钽/铝屏蔽罩，降低高能粒子通量，降低TID累积剂量。

• 电源设计：增加限流、去耦、电源监测；增加闩锁保护电路，一旦检测到SEL闩锁，快速断电复位，防止芯片烧毁。

• 存储架构：FPGA配置固件至少3份独立备份，放在不同的抗辐射PROM/Flash；配置存储器件选用抗辐射型号，不能和FPGA共用同一片存储芯片。

• 多片硬件冗余：双机/三机冷/热备份；关键链路多片FPGA并行。

• 降额设计：电压、电流、时钟频率降额使用；FPGA资源利用率控制在60%以内，降低SEU影响概率。

三、代码/固件层面抗辐射加固（HDL逻辑层面）

3.1 TMR三模冗余（最核心手段）

将关键状态机、寄存器、BRAM、控制逻辑复制三份，三路同步运算，输出增加表决器，2/3投票输出；单路逻辑发生单粒子翻转，表决器自动屏蔽错误结果。

• 全TMR：资源开销大（>200%）；

• 分区TMR：只对关键路径、状态机、控制寄存器做TMR，数据通路可选择性使用，节省资源（国内星载项目主流方案）。

3.2 SRAM FPGA独有：配置存储器Scrub（刷新/回读）

SRAM FPGA的配置位存于片内SRAM，高能粒子会翻转配置位，造成逻辑功能错乱。

• 回读（Readback）：定期读出FPGA内部配置比特；

• 校验ECC/CRC：对比原始固件；发现翻转位；

• Scrub刷新：用外部抗辐射PROM中的原版配置，动态重写出错的配置帧，不需要全芯片重启动；星间激光通信载荷的XQRKU060必须开启Scrub，一般毫秒/秒级周期后台运行，不中断业务。

3.3 存储器加固（BRAM/URAM/外部RAM）

• BRAM启用内置ECC，1bit纠错、2bit检错；

• 重要参数、状态变量做EDAC编码，或者三副本存储+表决；

• 避免用单寄存器存储关键状态，状态机增加多bit容错编码（格雷码/汉明码），防止单粒子瞬态SET造成状态跳变。

3.4 逻辑与时序约束、看门狗

1. 避免异步复位，异步电路对SET单粒子瞬态极其敏感；优先同步复位设计；

2. 跨时钟域信号增加多级同步寄存器，同步链寄存器做TMR；

3. 片内软核（MicroBlaze/RISC-V）增加独立硬件看门狗；固件异常卡死自动触发FPGA局部重构或者整机复位；

4. 增加故障检测逻辑：数据校验、握手超时、状态机非法状态捕获；一旦进入非法状态自动跳转安全复位态。

3.5 固件分区存储，安全恢复

FPGA固件分两个区域：固化区（出厂固定，只读）+可重构区；在轨升级只修改可重构区；一旦升级固件被辐射破坏，自动回滚到固化区原版配置，防止卫星"变砖"。

四、不同轨道FPGA加固策略对比

轨道	辐射环境特征	加固策略
LEO（400--600km） 星链、中国星网	辐射强度低，总剂量累积小；卫星寿命5--7年	商用SRAM+局部TMR + 配置Scrub + 系统级星座冗余；不追求单星永久不坏，坏了直接补星
MEO导航轨道 20200km	范艾伦辐射带，SEU频繁；设计寿命10--12年	优先反熔丝FPGA，逻辑关键路径TMR，高TID耐受器件
GEO 35786km	15年长寿命，总剂量累积大；无大气	Flash/反熔丝为主；关键寄存器TMR，EDAC；不依赖频繁动态重构

五、关键检查清单（项目评审用）

• 器件选型：FPGA类型（SRAM/Flash/反熔丝）是否与轨道TID/SEU环境匹配

• 屏蔽罩：关键FPGA与配置PROM是否完成钽/铝屏蔽设计

• SEL保护：电源是否具备闩锁检测与快速断电复位电路

• 配置冗余：FPGA配置固件是否至少3份独立备份、存放于不同抗辐射PROM

• 资源降额：FPGA逻辑/BRAM资源利用率是否控制在60%以内

• TMR：关键状态机、控制寄存器、BRAM是否完成分区或全TMR表决

• Scrub：SRAM FPGA是否开启配置回读+CRC校验+动态刷新（毫秒/秒级）

• ECC：BRAM/外部RAM是否启用1bit纠错、2bit检错

• 同步设计：是否避免异步复位，跨时钟域是否多级同步+TMR

• 看门狗：软核是否具备独立硬件看门狗与非法状态自恢复

• 固件回滚：是否区分固化区与可重构区，支持升级失败自动回滚

---

关联业务：普天科技（002544）的星载PCB、星载通信载荷配套涉及FPGA单板硬件设计；星间激光通信、信关站载荷FPGA一般选用XQRKU060这类SRAM宇航FPGA，硬件屏蔽+Verilog固件TMR+Scrub刷新即采用上述加固体系。