Vivado+Artix7+W25Q128JVEIQ FPGA固化程序到FLASH里面教程

接线

FLASH和FPGA的连接是固定的,所以无需再做引脚的配置。

使用的W25Q128JVEIQ 第四个字符Q代表Quad SPI, 可以用SPIx4

连接参考:UG470

写一个简单的LEDblink验证:

复制代码
`timescale 1ns / 1ps

module Ledblink(
    input sys_clk,
    input rst_n,
    output reg led,
    output wire uart_tx,
    input  wire uart_rx     // 接 CH340 TXD(从电脑接收数据)
    );
reg [31:0] count;


always @(posedge sys_clk or negedge rst_n) begin
    if(!rst_n)
        begin
            count <= 0;
            led <= 0;
        end
    else 
        begin
            count <= count + 1;

        if(count == 50000000)
            begin
                led <= ~led;
                count <= 0;
            end
         end
end

endmodule

设置SPI宽度,在.xdc文件里加入:

复制代码
set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 4 [current_design]

生成bit文件后

找到Tools-Generate Memory Configuration File

按如下图选择好器件,mcs文件命名,和SPI模式

然后即可生成mcs文件

相关推荐
幻智星科技8 小时前
FPGA数据采集接口选型终极指南
fpga开发·udp·硬件架构
星夜离尘569 小时前
用 SystemVerilog 写一个可背压的流式 RLE 编码器:计数拆分、包尾与 flush 的完整实现
fpga开发
NamoAmitabha12813 小时前
ARM 不懂寄存器,它只懂内存地址--deepseek
fpga开发·zynq--ps
hahaha60161 天前
3NRD降噪算法FPGA实现8并行度设计
fpga开发
松小白song1 天前
一次“载电流显示为 0“的排查经历:负值钳位引发的踩坑
fpga开发
yingheceping1 天前
复旦微FPGA开发板厂商TOP5甄选榜:2026选型参考
fpga开发·fpga
NamoAmitabha1281 天前
PL 端的 GPIO IP(AXI GPIO)---PS控制----deepseek
fpga开发·zynq--ps
hahaha60161 天前
3D降噪算法YUV降噪FPGA实现
fpga开发
Hello-FPGA2 天前
基于RFSOC FPGA ZCU216 的CoaXPress 采集demo
fpga开发
9527华安2 天前
FPGA基于ADV7182解码PAL视频,Video Processing Subsystem去隔行,提供6套工程源码和技术支持
fpga开发·音视频·pal·adv7182