fpga板级调试常见问题
1.通信不成功（I2C、SPI）；
通信接口单元在verilog代码中，需要加入滤波cell，具体加入多少，需要考虑通信接口频率。
以I2C 3.4MHz为例，可在SCL加入2ns delay滤波，典型滤波单元单个延迟为200ps-500ps左右。SDA加入7ns delay滤波，保证SDA变化边沿在SCL之后，防止误产生start、stop条件影响通信。
后续会继续更新此类问题
相关推荐
码农小韩8 小时前
FPGA学习（一）——LED点灯与开发流程FPGA小迷弟9 小时前
FPGA 与千兆以太网：各类物理接口的形式、区别、使用方法与应用场景详解NamoAmitabha1289 小时前
Zynq 的 AXI GPIO，是“ARM 通过一条国际标准高速公路（AXI 总线），去遥控 FPGA 里的一个寄存器”。---deepseekNamoAmitabha12810 小时前
ARM 不懂寄存器，它只懂内存地址---deepseekFPGA小迷弟12 小时前
FPGA 千兆以太网帧格式全解：从 IEEE 802.3 帧结构到 Verilog 收发实现幻智星科技13 小时前
FPGA数据采集接口选型终极指南星夜离尘5614 小时前
用 SystemVerilog 写一个可背压的流式 RLE 编码器：计数拆分、包尾与 flush 的完整实现NamoAmitabha12818 小时前
ARM 不懂寄存器，它只懂内存地址--deepseekhahaha60161 天前
3NRD降噪算法FPGA实现8并行度设计