硬件开发

基于瑞芯微 RK3588 的 ARM 与 FPGA 交互通信实战指南案例功能：ARM端基于PCIe总线（开启PCIe DMA）对FPGA BRAM进行读写测试。应用程序通过ioctl函数发送命令开启PCIe DMA传输数据后，等待驱动上报input事件；当应用层接收到input事件，说明DMA传输数据完成。

PCB设计＜囫囵吞枣学习法＞: 23_PCB设计之CAM文件输出本章节介绍了在PADS软件中生成和输出CAM文件的操作流程。首先通过主菜单调出CAM管理器，使用自动生成功能生成CAM文件。随后详细说明了15个预览步骤，包括各层（顶层/底层/阻焊层/丝印层等）和钻孔信息的预览方法。最后指导用户创建输出目录并完成CAM文件输出，文件默认保存在PADS项目目录的Cam子文件夹中。该流程完整展示了从CAM生成到输出的全过程，适用于PCB设计后的生产文件准备。

如何删除 AEDT 中的排队模拟？要在 AEDT 中删除排队的模拟，您可以按照以下步骤作： 1. 单击菜单中的“工具”。2. 选择“Show Queued Simulations”（显示排队的仿真）以显示一个对话框，其中包含所有仿真及其当前状态。

安装 Microsoft MPI 以在 Ansys Electronics Desktop 中使用1. 从 ANSYS 电磁学安装 Shell 安装 MS MPI：2. 通过打开提升的 CMD 来启动 MS-MPI 服务（右键单击 CMD 并选择“以管理员身份运行”），然后运行以下三个命令：

电源参考平面的高速讯号线有一段时间没有写技术文章了，目前投入SI/PI领域约一年的时间。这次想先分享一下平面对高速讯号的影响。

深入理解Java中的volatile关键字原理、应用与注意事项在Java中，volatile是一个类型修饰符，用于确保变量的可见性和有序性，但无法保证原子性。当一个变量被声明为volatile时，它会告诉编译器和运行时环境，该变量可能会被多个线程同时访问和修改，因此需要采取特殊措施来处理其值。具体而言，volatile关键字主要有两大特性：保证不同线程对该变量操作的内存可见性，以及禁止指令重排序优化。

改进的自制 VNA去年我做了一个简单的矢量网络用于测量微波电路的 S 参数的分析仪，我正在制作家。预算非常少，主要是低成本的概念验证自制 VNA。

使用 Python 和 SCPI 自动化 VRM 测试：实验室测量指南繁琐的重复性实验室任务会耗费工程师大量的时间和精力。想想那些手动收集电压调节器模块输出电压与电流特性数据所花费的时间，这个过程既繁琐又容易出错。幸运的是，解决方案比您想象的更近在咫尺。如今的测试设备自动化能力日益增强，为提高效率和准确性提供了强有力的途径。如果您一直在思考如何入门，那么这篇博文正适合您。我将引导您完成使用Python 和标准 SCPI 命令自动化 VRM 测试的过程，将常见的难题转化为精简的工作流程。

国产！全志T113-i 双核Cortex-A7@1.2GHz 工业开发板—ARM + DSP、RISC-V核间通信开发案例本文档主要介绍T113-i处理器的ARM + DSP、RISC-V核间通信开发案例，演示T113-i处理器ARM Cortex-A7与HiFi4 DSP核心、玄铁C906 RISC-V核心的核间通信。适用开发环境如下：

电池模组奇异值分解降阶模型了解如何将奇异值分解 (SVD) 降阶模型 (ROM) 应用于电池模块热模拟。随着电池模块在电动汽车和储能系统中的重要性日益提升，其热性能管理也成为一项重大的工程挑战。高功率密度会产生大量热量，如果散热不当，可能导致电池性能下降、性能下降，甚至热失控。考虑到电池布置、材料和冷却策略的多样性，复杂性会进一步增加。设计人员必须确保电池间温度分布均匀，同时满足严格的封装约束和重量目标。此外，精确的热模拟通常计算成本高昂，尤其是在瞬态负载条件或大规模模拟中。这使得迭代设计和优化过程缓慢，有时甚至难以实施，尤其是在

传输线模拟经验谈传输线的基本理论讨论完后，来谈谈传输线的模拟。传输线在学术上它会是无损的(为了发Paper通常都用这个当借口)，但对于在做实务上的讯号传输，怎么可能会无损无辐射，所以说会模拟只会一半，会建出与实际相同传输线模型才是真的专业。在高速传输的世代，对于IC产业或电子制造产业，传输线如何布线是相当重要的。

如何为每个参数案例自动执行当前数据集在这篇博文中，我们将探讨如何使用 Ansys Maxwell 中的自定义函数自动为电机仿真提供不同的电流激励数据集。

使用来自概率优化的数据进行 3D 几何预测：Stochos 应用程序利用尖端的 PI-BO 优化技术解锁 3D 几何预测的未来，该技术现在可通过创新的 Stochos 应用程序获得。

通过 Ansys Discovery CFD 仿真探索电池冷板概念设计电池冷板面临一些挑战，主要是由于需要保持最佳电池温度以实现性能、安全性和使用寿命。一个关键挑战是在所有电池单元中实现均匀冷却，以防止热不平衡，这可能导致性能下降或失效。电池组内的空间限制通常会限制冷板的尺寸和形状，因此需要高效、紧凑的设计。材料选择也很重要 — 设计人员必须平衡导热性、重量、耐腐蚀性和成本。此外，冷板必须能够承受汽车或航空航天应用中的振动和压力变化，这需要强大的机械完整性。制造复杂性（例如集成微通道以实现更好的传热）增加了成本和设计限制。最后，冷板必须与更广泛的热管理系统（包括泵和热交

HFSS 中的同轴谐振器特征模态分析同轴谐振器是射频和微波系统的基本元件，由于其高 Q 因数和出色的屏蔽性能，广泛用于滤波器、振荡器和精密测量设备。在这篇博客中，我们通过分析镀银同轴谐振器来演示如何在 Ansys HFSS 中使用本征模求解器。该示例重点介绍了求解器如何计算谐振频率和 Q 因子。

走线宽度对高频插入损耗的影响你应该使用更宽的走线宽度吗？你怎么知道呢？最近，一位工程师问我关于走线宽度和插入损耗之间的关系，同时调整介电高度以保持 50Ω 的单端阻抗。在高层次上，这里有五个变量在起作用，包括走线宽度、铜重量、介电高度、Dk 和 Df。包括频率和树脂含量，我们实际上是在谈论七个变量。（然后是带状线与微带线配置，它们稍微改变了情况，以及影响预浸料厚度和铜粗糙度的铜百分比。为了讨论，我们将保持简单，并在以后的专栏中讨论其中的一些因素。当时钟频率高于大约 1GHz 且互连长度超过 12 英寸时，有损传输线效应会成为重

串扰的烦恼(Xtalk)少年有维特的烦恼，而SI/PI工程师有串扰的烦恼。串扰是在做SI相关的工程师经常听到或遇到的问题，但实质上能理解串扰的工程师还是少数。不管是在低速或是高速电路的设计甚至射频电路、天线都会有串扰的问题存在。有人可能会想说天线?! 是的，像阵列天线会特别强调Iolation。简单来说，两条传输线或导体，相邻布线就会有串扰的风险。

实验设计如何拯救我的 CEI VSR 28G 设计为了确定总体设计裕量，CEI 28G VSR/100 Gb 以太网设计需要分析 500 万种通道变化、收发器工艺和均衡设置的组合。蛮力模拟需要 278 天，这显然超出了可用的时间表。

IEEE P370：用于高达 50 GHz 互连的夹具设计和数据质量公制标准大多数高频仪器，如矢量网络分析仪（VNA）和时域反射仪（TDR），都可以在同轴接口的末端进行非常好的测量。然而，复杂系统中使用的互连很少具有同轴接口。用于表征这些设备的夹具的设计和实施会对测量数据产生重大影响，因此也会对被测设备（DUT）的观察特性产生重大影响。这些影响的程度可能会以用户不一定明显的方式破坏测量数据。因此，需要一些方法来确定测量数据的质量和可用性。P370 标准委员会的任务是解决这些问题，以测量高达 50 GHz 的互连。

112 Gbps 及以上串行链路的有效链路均衡通道均衡已成为当今高速串行链路的关键机制。目前有许多均衡方案，例如发射机加重均衡、接收机CTLE（连续时间线性均衡器）、FFE（前馈均衡器）、DFE（判决反馈均衡器）和FEC（前向纠错），这些方案可以在链路的不同位置设计和使用。虽然这些均衡方案有一些通用的理论，但其实际用途、实现方式、约束条件，以及最重要的，这些均衡组件对各种通道干扰的有效性，却鲜为人知或有文献记载。此外，随着数据速率达到112Gbps及以上，以及收发器电路设计和半导体工艺节点的进步，这些均衡方案在实施过程中，其复杂性和成本方面将会发生或