时序收敛 - 时序收敛技术,学习,经验文章

知识充实人生

3 小时前

时序收敛方法二：Fanout优化在 FPGA 中，高扇出信号（High Fanout Signal）是指一个信号驱动大量的负载（通常几十到数百甚至上千个）。常见的高扇出信号包括：全局复位 reset/enable、时钟使能信号 (CE)、总线控制信号、广播信号、同步清零、片选信号、某些顶层的地址/状态信号。