ic设计

如何迁移SOS数据库和修改sos服务的端口号一. 迁移SOS数据库。1. 对SOS整个库进行拷贝。压缩拷贝等都可以2. 找到SOS安装目录下的这个目录

如何使用VCS+XA加密verilog和spice网表如果要交付verilog，但是需要对方进行VCS仿真，那么可以用以下方法：适用场景：需精确控制加密范围（如仅加密核心算法或敏感逻辑）。实现步骤：

【持续更新】 CDC 跨时钟域处理在之前的专栏《硬件架构的艺术》里，有讲过亚稳态以及多个时钟的处理办法，但是感觉还是太宽泛了些，不太好理解。在这篇博客里，将主要参考《Clock Domain Crossing (CDC) Design & Verification Techniques Using SystemVerilog》这篇论文，系统整理CDC处理方法。

2026届华为海思秋暑期IC实习秋招笔试真题（2025.04.23更新）今天给大家分享下华为海思2025.04.23号最新IC笔试真题。华为海思IC前端中后端(COT&XPU)岗位笔试机考题

爱吃桃子的ICer

[UVM]3.核心基类 uvm_object 域的自动化 copy() compare() print() pack unpack格式：在注册中声明成员变量。（1）在UVM的数据操作中,需要对copy和clone加以区分。前者默认已经创建好了对象，只需要对数据进行拷贝；后者则会自动创建对象并对source object进行数据拷贝，再返回target object句柄。无论是copy或者clone，都需要对数据进行复制。

农民真快落

【IC设计】跨时钟异步处理系列——单比特跨时钟如图所示，第一行是脉冲信号，第二行是慢时钟域的时钟。如果从快时钟域要同步一个脉冲信号到慢时钟域，容易出现上升沿没有采样到脉冲信号的情况。

农民真快落

【IC设计】Verilog线性序列机点灯案例(四)（小梅哥课程）声明：案例和代码来自小梅哥课程，本人仅对知识点做做笔记，如有学习需要请支持官方正版。Verilog线性序列机点灯案例（一） Verilog线性序列机点灯案例（二） Verilog线性序列机点灯案例（三） Verilog线性序列机点灯案例（四）

农民真快落

【异常处理】sbt构建Chisel库时出现extracting structure failed:build status:error的解决办法最近在写Chisel时，构建项目常常需要等待很久，然后报错extracting structure failed:build status:error 这个报错实际上告诉我们，在build.sbt中指定的依赖没有下载到，导致依赖的结构无法实现。

农民真快落

【IC设计】Windows下基于IDEA的Chisel环境安装教程（图文并茂）传统数字芯片的RTL设计采用Verilog语言为主，Chisel语言的全称是Constructing Harward in Scala Embeded Language，即在Scala语言中导入Chisel3库，即可使用Chisel语言。其特点是面向对象编程，可以方便地参数化定制硬件电路，加快设计流程。目前在RISC-V生态中应用较多，中科院计算所主持的培育下一代处理器设计人才的“一生一芯”项目也在极力推进该语言。

农民真快落

【IC设计】Vivado单口RAM的使用和时序分析IP Sources-Instantiation Template-veo文件中找到IP例化原语创建single_port_ram_test.v，代码如下：

学员追访 | “IC的标签并不是只有高薪与965”大家好，我是08期的学员小D 。很开心能在这里与大家分享我的学习、工作经历，我毕业于一所双非本科院校。现在已经入职五个月了，很满意目前的薪资水平和工作状态。

想考研到电子类，未来从事芯片设计，目前该怎么准备？最近看不少天坑学子想考研微电子专业，但却不知道该怎么准备？接下来就带大家一起来具体了解一下~目前所设的微电子专业学校里，比较厉害的有北京大学、清华大学、中国科学院大学、复旦大学、上海交通大学、东南大学、浙江大学、电子科技大学、西安电子科技大学等等。

入行IC | 从小白助理级，到总监专家级，到底要经历怎样的成长阶段呢？《中国集成电路产业人才发展报告》是业内和IC设计、IC人才都息息相关的一份报告。（文末可领全部报告资料）

低成本IC上岸攻略—IC设计网课白嫖篇清华大学王红主讲：数字电子技术基础西安电子科技大学任爱锋主讲：数字电路与逻辑设计上交大郑益慧主讲：模拟电子技术基础清华大学华成英主讲：模拟电子技术基础

DFT和ATE岗位前景薪资对比，手把手教你如何选择岗位？ATE测试和DFT可测性设计，虽然二者都对芯片测试至关重要，但是两个岗位的区别还是很大的。先讲产业环节

芯片SoC设计你了解吗？-时钟复位，子系统时钟方案设计，fullchip的时钟方案设计。后端出现的各种PR时序和约束问题支持解决，一直到Tape out。看到了这些才有了做芯片、做硬件的感觉。

农民真快落

【IC设计】Chisel开发环境搭建首先安装一个Ubuntu的虚拟机然后给Ubuntu换个镜像，方便下载注意换源后使用apt-get update更新下

Verilog零基础入门（边看边练与测试仿真）-笔记1、testbench 没有端口，所以没括号 2、testbench 输入端之后要变动所以定义为reg 3、#10 ：过10个时间单位；’timescale 1ns/10ps 即 1ns 的时间单位 10ps的时间精度 4、reg 型变量赋值的时候用带箭头的等号“<=”,

宝藏级画图工具-drawio今天推荐一款非常好用的免费开源画图工具drawio.Drawio即可以下载安装到本地，也可以在线编辑，在线编辑网址为 https://app.diagrams.net/。本地版下载地址为https://github.com/jgraph/drawio-desktop/releases

IC设计工程师，参加IC面试应该注意哪些细节？秋招已至，诸多IC设计企业，比如联发科、长鑫、大疆、燧原、地平线、复旦微、兆易创新、百度昆仑芯等，都已经陆续开启了提前批招聘。