mutisim

西南科技大学数字电子技术实验七（4行串行累加器设计及FPGA实现）FPGA部分一、实验目的1、掌握基于Verilog语言的diamond工具设计全流程。2、熟悉、应用Verilog HDL描述数字电路。

西南科技大学数字电子技术实验六（智力竞赛抢答器的设计及FPGA实现）FPGA部分一、实验目的进一步掌握D触发器，分频电路，多谐振荡电器，CP时钟脉冲元等单元电路的设计。二、实验原理三、程序清单（每条语句必须包括注释或在开发窗口注释后截图）

西南科技大学数字电子技术实验一（数字信号基本参数与逻辑门电路功能测试及FPGA 实现）预习报告手写报告稍微认真点写，80+随便有目录一、计算/设计过程1、通过虚拟示波器观察和测量信号2、通过实际电路（电阻、开关、发光二极管）模拟逻辑门电路