西南科技大学数字电子技术实验一(数字信号基本参数与逻辑门电路功能测试及FPGA 实现 )预习报告

手写报告稍微认真点写,80+随便有

目录

一、计算/设计过程

1、通过虚拟示波器观察和测量信号

2、通过实际电路(电阻、开关、发光二极管)模拟逻辑门电路

二、画出并填写实验指导书上的预表

三、画出并填写实验指导书上的虚表

四、粘贴原理仿真、工程仿真

示波器仿真

[74LS00 四 2 输入与非门原理仿真](#74LS00 四 2 输入与非门原理仿真)

[74LS20 双 4 输入与非门原理仿真](#74LS20 双 4 输入与非门原理仿真)

[74LS86 四 2 输入异或门原理仿真](#74LS86 四 2 输入异或门原理仿真)

[74LS08 四 2 输入与门原理仿真](#74LS08 四 2 输入与门原理仿真)

[74LS00 四 2 输入与非门工程仿真](#74LS00 四 2 输入与非门工程仿真)

[74LS20 双 4 输入与非门工程仿真](#74LS20 双 4 输入与非门工程仿真)

[74LS86 四 2 输入异或门工程仿真](#74LS86 四 2 输入异或门工程仿真)

[74LS08 四 2 输入与门工程仿真](#74LS08 四 2 输入与门工程仿真)


一、计算/设计过程

说明:本实验是验证性实验,计算预测验证结果。是设计性实验一定要从系统指标计算出元

件参数过程,越详细越好。用公式输入法完成相关公式内容,不得贴手写图片。(注意:从

抽象公式直接得出结果,不得分,页数可根据内容调整)

模拟示波器的电路框图和工作原理图:

1、通过虚拟示波器观察和测量信号

(1)CAL 信号(0.3Vp-p,1kHz):

理论效果:调节合适的坐标后,波形图为 3 格高,一周期应为 5 格宽。

(2)方波信号(1MHz、5Vp-p)

理论效果:5 格高,一周期 5 格宽。

2、通过实际电路(电阻、开关、发光二极管)模拟逻辑门电路

(1)与门逻辑表达式:Y=AB

(2)2 输入与非门逻辑表达式:Y=(A·B)'=(A')+(B')

(3)异或门

(4)4 输入与非门

二、画出并填写实验指导书上的预表

三、画出并填写实验指导书上的虚表

四、粘贴原理仿真、工程仿真

示波器仿真

74LS00 四 2 输入与非门原理仿真

74LS20 双 4 输入与非门原理仿真

74LS86 四 2 输入异或门原理仿真

74LS08 四 2 输入与门原理仿真

74LS00 四 2 输入与非门工程仿真

74LS20 双 4 输入与非门工程仿真

74LS86 四 2 输入异或门工程仿真

74LS08 四 2 输入与门工程仿真

相关推荐
ThreeYear_s37 分钟前
基于FPGA实现数字QAM调制系统
fpga开发
小飞侠学FPGA2 小时前
VIVADO的IP核 DDS快速使用——生成正弦波,线性调频波
fpga开发·vivado·dds
博览鸿蒙7 小时前
成为一个年薪30W+的FPGA工程师是一种什么体验?
fpga开发
喜欢丸子头1 天前
xilinx vivado fir ip(FIR Compiler)核 ADC高采样率,FPGA工作时钟为采样率的1/4,同一个时钟周期来四个数据。
fpga开发
璞致电子1 天前
【PZ-AU15P】璞致fpga开发板 Aritx UltraScalePlus PZ-AU15P 核心板与开发板用户手册
嵌入式硬件·fpga开发·fpga·fpga开发板·xilinx开发板
红糖果仁沙琪玛1 天前
fpga iic协议
fpga开发
嵌入式-老费1 天前
Zynq开发实践(FPGA之pwm输出)
fpga开发
hexiaoyan8271 天前
光纤加速的板卡设计原理图:基于6U VPX XCVU9P+XCZU7EV的双FMC信号处理板卡
嵌入式硬件·fpga开发·光纤加速板卡·国产化板卡·xcvu9p板卡·xcvu9p
XiaoChaoZhiNeng1 天前
Altera Quartus17.1 Modelsim 库编译与仿真
fpga开发
燎原星火*2 天前
FPGA复位
fpga开发