西南科技大学数字电子技术实验一(数字信号基本参数与逻辑门电路功能测试及FPGA 实现 )预习报告

手写报告稍微认真点写,80+随便有

目录

一、计算/设计过程

1、通过虚拟示波器观察和测量信号

2、通过实际电路(电阻、开关、发光二极管)模拟逻辑门电路

二、画出并填写实验指导书上的预表

三、画出并填写实验指导书上的虚表

四、粘贴原理仿真、工程仿真

示波器仿真

[74LS00 四 2 输入与非门原理仿真](#74LS00 四 2 输入与非门原理仿真)

[74LS20 双 4 输入与非门原理仿真](#74LS20 双 4 输入与非门原理仿真)

[74LS86 四 2 输入异或门原理仿真](#74LS86 四 2 输入异或门原理仿真)

[74LS08 四 2 输入与门原理仿真](#74LS08 四 2 输入与门原理仿真)

[74LS00 四 2 输入与非门工程仿真](#74LS00 四 2 输入与非门工程仿真)

[74LS20 双 4 输入与非门工程仿真](#74LS20 双 4 输入与非门工程仿真)

[74LS86 四 2 输入异或门工程仿真](#74LS86 四 2 输入异或门工程仿真)

[74LS08 四 2 输入与门工程仿真](#74LS08 四 2 输入与门工程仿真)


一、计算/设计过程

说明:本实验是验证性实验,计算预测验证结果。是设计性实验一定要从系统指标计算出元

件参数过程,越详细越好。用公式输入法完成相关公式内容,不得贴手写图片。(注意:从

抽象公式直接得出结果,不得分,页数可根据内容调整)

模拟示波器的电路框图和工作原理图:

1、通过虚拟示波器观察和测量信号

(1)CAL 信号(0.3Vp-p,1kHz):

理论效果:调节合适的坐标后,波形图为 3 格高,一周期应为 5 格宽。

(2)方波信号(1MHz、5Vp-p)

理论效果:5 格高,一周期 5 格宽。

2、通过实际电路(电阻、开关、发光二极管)模拟逻辑门电路

(1)与门逻辑表达式:Y=AB

(2)2 输入与非门逻辑表达式:Y=(A·B)'=(A')+(B')

(3)异或门

(4)4 输入与非门

二、画出并填写实验指导书上的预表

三、画出并填写实验指导书上的虚表

四、粘贴原理仿真、工程仿真

示波器仿真

74LS00 四 2 输入与非门原理仿真

74LS20 双 4 输入与非门原理仿真

74LS86 四 2 输入异或门原理仿真

74LS08 四 2 输入与门原理仿真

74LS00 四 2 输入与非门工程仿真

74LS20 双 4 输入与非门工程仿真

74LS86 四 2 输入异或门工程仿真

74LS08 四 2 输入与门工程仿真

相关推荐
怪小庄吖1 天前
翻译:How do I reset my FPGA?
经验分享·嵌入式硬件·fpga开发·硬件架构·硬件工程·信息与通信·信号处理
海涛高软2 天前
FPGA同步复位和异步复位
fpga开发
FakeOccupational2 天前
fpga系列 HDL:verilog 常见错误与注意事项 quartus13 bug 初始失效 reg *** = 1;
fpga开发·bug
zxfeng~2 天前
AG32 FPGA 的 Block RAM 资源:M9K 使用
fpga开发·ag32
whik11942 天前
FPGA 开发工作需求明确:关键要点与实践方法
fpga开发
whik11943 天前
FPGA开发中的团队协作:构建高效协同的关键路径
fpga开发
南棱笑笑生3 天前
20250117在Ubuntu20.04.6下使用灵思FPGA的刷机工具efinity刷机
fpga开发
我爱C编程3 天前
基于FPGA的BPSK+costas环实现,包含testbench,分析不同信噪比对costas环性能影响
fpga开发·verilog·锁相环·bpsk·costas环
移知3 天前
备战春招—数字IC、FPGA笔试题(2)
fpga开发·数字ic
楠了个难3 天前
以太网实战AD采集上传上位机——FPGA学习笔记27
笔记·学习·fpga开发