西南科技大学数字电子技术实验一(数字信号基本参数与逻辑门电路功能测试及FPGA 实现 )预习报告

手写报告稍微认真点写,80+随便有

目录

一、计算/设计过程

1、通过虚拟示波器观察和测量信号

2、通过实际电路(电阻、开关、发光二极管)模拟逻辑门电路

二、画出并填写实验指导书上的预表

三、画出并填写实验指导书上的虚表

四、粘贴原理仿真、工程仿真

示波器仿真

[74LS00 四 2 输入与非门原理仿真](#74LS00 四 2 输入与非门原理仿真)

[74LS20 双 4 输入与非门原理仿真](#74LS20 双 4 输入与非门原理仿真)

[74LS86 四 2 输入异或门原理仿真](#74LS86 四 2 输入异或门原理仿真)

[74LS08 四 2 输入与门原理仿真](#74LS08 四 2 输入与门原理仿真)

[74LS00 四 2 输入与非门工程仿真](#74LS00 四 2 输入与非门工程仿真)

[74LS20 双 4 输入与非门工程仿真](#74LS20 双 4 输入与非门工程仿真)

[74LS86 四 2 输入异或门工程仿真](#74LS86 四 2 输入异或门工程仿真)

[74LS08 四 2 输入与门工程仿真](#74LS08 四 2 输入与门工程仿真)


一、计算/设计过程

说明:本实验是验证性实验,计算预测验证结果。是设计性实验一定要从系统指标计算出元

件参数过程,越详细越好。用公式输入法完成相关公式内容,不得贴手写图片。(注意:从

抽象公式直接得出结果,不得分,页数可根据内容调整)

模拟示波器的电路框图和工作原理图:

1、通过虚拟示波器观察和测量信号

(1)CAL 信号(0.3Vp-p,1kHz):

理论效果:调节合适的坐标后,波形图为 3 格高,一周期应为 5 格宽。

(2)方波信号(1MHz、5Vp-p)

理论效果:5 格高,一周期 5 格宽。

2、通过实际电路(电阻、开关、发光二极管)模拟逻辑门电路

(1)与门逻辑表达式:Y=AB

(2)2 输入与非门逻辑表达式:Y=(A·B)'=(A')+(B')

(3)异或门

(4)4 输入与非门

二、画出并填写实验指导书上的预表

三、画出并填写实验指导书上的虚表

四、粘贴原理仿真、工程仿真

示波器仿真

74LS00 四 2 输入与非门原理仿真

74LS20 双 4 输入与非门原理仿真

74LS86 四 2 输入异或门原理仿真

74LS08 四 2 输入与门原理仿真

74LS00 四 2 输入与非门工程仿真

74LS20 双 4 输入与非门工程仿真

74LS86 四 2 输入异或门工程仿真

74LS08 四 2 输入与门工程仿真

相关推荐
cycf7 小时前
系统同步接口输入延迟(五)
fpga开发
cmc10287 小时前
131.如何区分FPGA芯片型号是-2l还是-2方法
fpga开发
sz66cm18 小时前
FPGA基础 -- 无毛刺时钟切换(glitch-free clock switching)
fpga开发
Blossom.11819 小时前
把AI“绣”进丝绸:生成式刺绣神经网络让古装自带摄像头
人工智能·pytorch·python·深度学习·神经网络·机器学习·fpga开发
电子凉冰19 小时前
FPGA强化-VGA显示设计与验证
fpga开发
XINVRY-FPGA20 小时前
XC7A100T-2FGG484I Xilinx Artix-7 FPGA
arm开发·嵌入式硬件·fpga开发·硬件工程·信息与通信·信号处理·fpga
cmc102820 小时前
129.FPGA绑定管脚时差分管脚只绑_p是不行的,tx与rx只绑一个也不行
fpga开发
望获linux20 小时前
【实时Linux实战系列】FPGA 与实时 Linux 的协同设计
大数据·linux·服务器·网络·数据库·fpga开发·操作系统
cycf20 小时前
系统同步输出延迟分析(七)
fpga开发
国科安芯21 小时前
高辐射环境下AS32S601ZIT2型MCU的抗辐照性能与应用潜力分析
网络·人工智能·单片机·嵌入式硬件·fpga开发