西南科技大学数字电子技术实验一(数字信号基本参数与逻辑门电路功能测试及FPGA 实现 )预习报告

手写报告稍微认真点写,80+随便有

目录

一、计算/设计过程

1、通过虚拟示波器观察和测量信号

2、通过实际电路(电阻、开关、发光二极管)模拟逻辑门电路

二、画出并填写实验指导书上的预表

三、画出并填写实验指导书上的虚表

四、粘贴原理仿真、工程仿真

示波器仿真

[74LS00 四 2 输入与非门原理仿真](#74LS00 四 2 输入与非门原理仿真)

[74LS20 双 4 输入与非门原理仿真](#74LS20 双 4 输入与非门原理仿真)

[74LS86 四 2 输入异或门原理仿真](#74LS86 四 2 输入异或门原理仿真)

[74LS08 四 2 输入与门原理仿真](#74LS08 四 2 输入与门原理仿真)

[74LS00 四 2 输入与非门工程仿真](#74LS00 四 2 输入与非门工程仿真)

[74LS20 双 4 输入与非门工程仿真](#74LS20 双 4 输入与非门工程仿真)

[74LS86 四 2 输入异或门工程仿真](#74LS86 四 2 输入异或门工程仿真)

[74LS08 四 2 输入与门工程仿真](#74LS08 四 2 输入与门工程仿真)


一、计算/设计过程

说明:本实验是验证性实验,计算预测验证结果。是设计性实验一定要从系统指标计算出元

件参数过程,越详细越好。用公式输入法完成相关公式内容,不得贴手写图片。(注意:从

抽象公式直接得出结果,不得分,页数可根据内容调整)

模拟示波器的电路框图和工作原理图:

1、通过虚拟示波器观察和测量信号

(1)CAL 信号(0.3Vp-p,1kHz):

理论效果:调节合适的坐标后,波形图为 3 格高,一周期应为 5 格宽。

(2)方波信号(1MHz、5Vp-p)

理论效果:5 格高,一周期 5 格宽。

2、通过实际电路(电阻、开关、发光二极管)模拟逻辑门电路

(1)与门逻辑表达式:Y=AB

(2)2 输入与非门逻辑表达式:Y=(A·B)'=(A')+(B')

(3)异或门

(4)4 输入与非门

二、画出并填写实验指导书上的预表

三、画出并填写实验指导书上的虚表

四、粘贴原理仿真、工程仿真

示波器仿真

74LS00 四 2 输入与非门原理仿真

74LS20 双 4 输入与非门原理仿真

74LS86 四 2 输入异或门原理仿真

74LS08 四 2 输入与门原理仿真

74LS00 四 2 输入与非门工程仿真

74LS20 双 4 输入与非门工程仿真

74LS86 四 2 输入异或门工程仿真

74LS08 四 2 输入与门工程仿真

相关推荐
XINVRY-FPGA16 小时前
XCVP1802-2MSILSVC4072 AMD Xilinx Versal Premium Adaptive SoC FPGA
人工智能·嵌入式硬件·fpga开发·数据挖掘·云计算·硬件工程·fpga
9527华安1 天前
国产安路FPGA开发设计培训课程,提供开发板+工程源码+视频教程+技术支持
fpga开发·fpga·安路·视频教程·培训·安路fpga
UVM_ERROR2 天前
硬件设计实战:解决Valid单拍采样失效问题(附非阻塞赋值与时序对齐核心要点)
驱动开发·fpga开发·github·芯片
他来自江湖2 天前
西南科技大学,研究生开题报告latex模板
科技·latex·开题报告·西南科技大学
brave and determined2 天前
可编程逻辑器件学习(day36):从沙粒到智能核心:芯片设计、制造与封装的万字全景解析
fpga开发·制造·verilog·fpga·芯片设计·硬件设计·芯片制造
步达硬件2 天前
【FPGA】FPGA开发流程
fpga开发
我爱C编程3 天前
【仿真测试】基于FPGA的完整16QAM通信链路实现,含频偏锁定,帧同步,定时点,Viterbi译码,信道,误码统计
fpga开发·16qam·帧同步·卷积编码·viterbi译码·维特比译码·频偏锁定
s09071364 天前
ZYNQ DMA to UDP 数据传输系统设计文档
网络协议·fpga开发·udp
燎原星火*4 天前
QSPI IP核 基本参数
fpga开发
XINVRY-FPGA4 天前
XCVU9P-2FLGC2104I Xilinx AMD Virtex UltraScale+ FPGA
嵌入式硬件·机器学习·计算机视觉·fpga开发·硬件工程·dsp开发·fpga