西南科技大学数字电子技术实验六(智力竞赛抢答器的设计及FPGA实现)FPGA部分

一、实验目的

进一步掌握D触发器,分频电路,多谐振荡电器,CP时钟脉冲元等单元电路的设计。

二、实验原理

三、程序清单(每条语句必须包括注释或在开发窗口注释后截图)

逻辑代码:

module contend

(

input wire clk,rst,start,

input wire[3:0]k,

output reg[3:0]led

);

always@(posedge clk or negedge rst)

begin

if(!rst)

led[3:0] = 4'b1111;

else if(start)

case(k)

4'b0000 : led = 4'b1111;

4'b0001 : led = 4'b1110;

4'b0010 : led = 4'b1101;

4'b0100 : led = 4'b1011;

4'b1000 : led = 4'b0111;

endcase

end

endmodule

四、综合、管脚分配、生成输出文件、下载(所有步骤截图)

五、仿真程序清单、波形(波形截图必做,截图!)

仿真代码:

`timescale 1ns/100ps

module contend_tb;

reg clk;

reg rst;

reg start;

reg[3:0]k;

wire[3:0]led;

initial

begin

clk = 0;

rst = 0;

start = 0;

k=0;

#10;

rst = 1;

start = 1;

#50;

k = 4'b0000;

#50;

k = 4'b0001;

#50;

k = 4'b0010;

#50;

k = 4'b0100;

#50;

k = 4'b1000;

#50;

k = 4'b0000;

#50;

k = 4'b0001;

#50;

k = 4'b0010;

$50;

k = 4'b0100;

#50;

k = 4'b1000;

end

always#10 clk=~clk;

contend u1

(

.clk(clk),

.rst(rst),

.start(start),

.k(k),

.led(led)

);

Endmodule

六、思考与体会

通过本次实验,我进一步理解了D触发器,分频电路,多谐振荡电器,CP时钟脉冲元等单元电路的设计,能自己设计出竞赛抢答器,并且用FPGA实现了本次实验的内容,经过验证,与仿真结果一致,满足抢答器的基本功能,在实验练习的巩固下,我对相关的理论知识有了更深刻的记忆和运用。

相关推荐
JJ_KING&7 小时前
FPGA实现直流电机转速、电压、电流测量系统(基于EP4CE6F17C8 + INA226)
fpga开发·课程设计
测试专家7 小时前
HKM9000视频处理卡
fpga开发
li星野13 小时前
打工人日报#20251009
fpga开发
cycf13 小时前
Vivado 时序约束的完整作战地图(二)
fpga开发
cycf14 小时前
时钟周期约束(三)
fpga开发
szxinmai主板定制专家14 小时前
RK3588+AI算力卡替代英伟达jetson方案,大算力,支持FPGA自定义扩展
arm开发·人工智能·分布式·fpga开发
ARM+FPGA+AI工业主板定制专家16 小时前
基于NVIDIA ORIN+FPGA+AI自动驾驶硬件在环注入测试
人工智能·fpga开发·机器人·自动驾驶
bnsarocket16 小时前
Verilog和FPGA的自学笔记4——多路选择器(always语句)
笔记·fpga开发·编程·verilog·自学·硬件编程
爱吃汽的小橘16 小时前
使用乒乓ram去直流分量
fpga开发
技术小白爱FPGA17 小时前
Altera Fpga PCI master 设计
fpga开发