西南科技大学数字电子技术实验六(智力竞赛抢答器的设计及FPGA实现)FPGA部分

一、实验目的

进一步掌握D触发器,分频电路,多谐振荡电器,CP时钟脉冲元等单元电路的设计。

二、实验原理

三、程序清单(每条语句必须包括注释或在开发窗口注释后截图)

逻辑代码:

module contend

(

input wire clk,rst,start,

input wire[3:0]k,

output reg[3:0]led

);

always@(posedge clk or negedge rst)

begin

if(!rst)

led[3:0] = 4'b1111;

else if(start)

case(k)

4'b0000 : led = 4'b1111;

4'b0001 : led = 4'b1110;

4'b0010 : led = 4'b1101;

4'b0100 : led = 4'b1011;

4'b1000 : led = 4'b0111;

endcase

end

endmodule

四、综合、管脚分配、生成输出文件、下载(所有步骤截图)

五、仿真程序清单、波形(波形截图必做,截图!)

仿真代码:

`timescale 1ns/100ps

module contend_tb;

reg clk;

reg rst;

reg start;

reg[3:0]k;

wire[3:0]led;

initial

begin

clk = 0;

rst = 0;

start = 0;

k=0;

#10;

rst = 1;

start = 1;

#50;

k = 4'b0000;

#50;

k = 4'b0001;

#50;

k = 4'b0010;

#50;

k = 4'b0100;

#50;

k = 4'b1000;

#50;

k = 4'b0000;

#50;

k = 4'b0001;

#50;

k = 4'b0010;

$50;

k = 4'b0100;

#50;

k = 4'b1000;

end

always#10 clk=~clk;

contend u1

(

.clk(clk),

.rst(rst),

.start(start),

.k(k),

.led(led)

);

Endmodule

六、思考与体会

通过本次实验,我进一步理解了D触发器,分频电路,多谐振荡电器,CP时钟脉冲元等单元电路的设计,能自己设计出竞赛抢答器,并且用FPGA实现了本次实验的内容,经过验证,与仿真结果一致,满足抢答器的基本功能,在实验练习的巩固下,我对相关的理论知识有了更深刻的记忆和运用。

相关推荐
XINVRY-FPGA1 小时前
XCZU47DR-2FFVG1517I Xilinx FPGA AMD ZynqUltraScale+ RFSoC
人工智能·嵌入式硬件·fpga开发·信息与通信·信号处理·射频工程·fpga
forgeda5 小时前
如何将FPGA设计的验证效率提升1000倍以上(3)
fpga开发·在线调试·硬件断点
千宇宙航17 小时前
闲庭信步使用图像验证平台加速FPGA的开发:第六课——测试图案的FPGA实现
图像处理·计算机视觉·fpga开发
顾北川_野18 小时前
Android ttyS2无法打开该如何配置 + ttyS0和ttyS1可以
android·fpga开发
霖0020 小时前
C++学习笔记三
运维·开发语言·c++·笔记·学习·fpga开发
千宇宙航1 天前
闲庭信步使用图像验证平台加速FPGA的开发:第七课——获取RAW图像
图像处理·计算机视觉·fpga开发
hahaha60161 天前
xilinx fpga芯片的结温
fpga开发
北城笑笑1 天前
FPGA 47 ,MIG 内存接口生成器深度解析( FPGA 中的 MIG 技术 )
fpga开发·fpga
HIZYUAN2 天前
AG32嵌入式系统如何实现加密与固件升级(一)
stm32·单片机·嵌入式硬件·mcu·fpga开发·创业创新
hhh123987_2 天前
以太网基础③ARP 协议的原理与 FPGA 实现
fpga开发