verilog入门

孤独的单刀3 个月前
fpga开发·信号处理·xilinx·dsp·定点数·verilog入门·浮点数
基于FPGA的数字信号处理（18）--半加器和全加器在数字系统中，加法运算是最常见的算术运算，同时它也是进行各种复杂运算的基础。最简单的加法器叫做 半加器（Half Adder），它将2个输入1bit的数据相加，输出一个2bits的和，和的范围为0~2（10进制）。和的高位也被称为进位（Carry），和的低位则通常被直接叫和（Sum）。例如：
孤独的单刀6 个月前
fpga开发·信号处理·xilinx·数字ic·dsp·定点数·verilog入门
基于FPGA的数字信号处理（9）--定点数据的两种溢出处理模式：饱和（Saturate）和绕回（Wrap）在逻辑设计中，为了保证运算结果的正确性，常常需要对结果的位宽进行扩展。比如2个3bits的无符号数相加，只有将结果设定为4bits，才能保证结果一定是正确的。不然，某些情况如7+7 = 14(1110)，如果结果只用3bits表示那么就成了110(6)了，这样运算的结果就是错的。同理，乘法操作需要扩展的位宽更大，是两个乘数的位宽之和，比如2个3bits的无符号数做乘法，结果需要设定为6bits。
孤独的单刀6 个月前
fpga开发·xilinx·数字ic·定点数·verilog入门·定点化·浮点数
基于FPGA的数字信号处理（4）--浮点数的定点化首先要说明的是，题目《浮点数的定点化》中所谓的 浮点数 并不是指 IEEE754 规定的 单精度浮点数 或者 双精度浮点数 等格式，而是指10进制小数。所以说白了，这篇文章要讲的就是如何将10进制小数采用定点数的形式表示。
孤独的单刀6 个月前
计算机·fpga开发·verilog·xilinx·计算机基础·verilog入门
基于FPGA的数字信号处理（3）--什么是浮点数？你可能不了解「浮点数」，但你一定了解「科学记数法」。10进制科学记数法把一个数表示成a与10的n次幂相乘的形式（1≤|a|<10，a不为分数形式，n为整数），例如：
孤独的单刀7 个月前
fpga开发·ic·verilog·fpga·xilinx·数字ic·verilog入门
【数字IC/FPGA】书籍推荐（1）----《轻松成为设计高手--Verilog HDL实用精解》在下这几年关于数字电路、Verilog、FPGA和IC方面的书前前后后都读了不少，发现了不少好书，也在一些废话书上浪费过时间。接下来会写一系列文章，把一部分读过的书做个测评，根据个人标准按十分制满分来打分分享给大家。
孤独的单刀7 个月前
fpga开发·verilog·fpga·xilinx·数字ic·altera·verilog入门
【数字IC/FPGA】书籍推荐（0）----《Verilog 传奇--从电路出发的HDL代码设计》在下这几年关于数字电路、Verilog、FPGA和IC方面的书前前后后都读了不少，发现了不少好书，也在一些废话书上浪费过时间。接下来会写一系列文章，把一部分读过的书做个测评，根据个人标准按十分制满分来打分并分享给大家。