半导体

制造研发企业与IPD管理体系芯片/半导体/制造研发型企业，大都知道华为使用过的IPD管理体系，但大家用到什么程度，那就是参差不齐了。

普通学生，不吝赐教

半导体制造技术导论（第二版）萧宏第十二章化学机械研磨工艺本章要求1.列出化学机械研磨工艺的应用化学机械研磨是一种移除工艺技术，结合化学反应和机械研磨去除沉积的薄膜，使表面更加平滑和平坦；也用于移除表面上大量的电介质薄膜，并在硅衬底上形成浅沟槽隔离STI；还可以从晶圆表面移出大量金属薄膜而在电介质薄膜中形成金属连线栓塞或金属线

普通学生，不吝赐教

半导体制造技术导论（第二版）萧宏第十章化学气相沉积和电介质薄膜本章要求 1.列出两种用于集成电路芯片的电介质薄膜材料一般使用氧化硅和氮化硅 2.根据cmos芯片截面，说明至少四种电解质薄膜应用详细地说，用于多层金属互连中的电介质隔离，用于作为相邻晶体管电介质隔离的浅沟槽隔离STI，在多晶硅和多晶金属硅化物栅极的侧壁上形成侧壁间隔层以帮助形成低掺杂漏极LDD或源/漏扩散层SDE，作为钝化保护电解层PD来封装集成电路芯片。简单的说，电介质薄膜的应用有浅沟槽隔离，高k栅介质侧壁间隔层，ild和钝化层，其中ild是主要应用 3说明化学气相沉积工艺流程气体或气相源材料

普通学生，不吝赐教

半导体工艺与制造篇3 离子注入一般掺杂的杂质类别，包括:提供载流子的施主杂质和受主杂质;产生复合中心的重金属杂质离子注入往往需要生成井well，其中井的定义：晶圆与杂质之间形成的扩散层或杂质与杂质之间形成的扩散层离子注入的目的：用掺杂改变电导率，一般用于较小制程下离子注入的优点：可控、低温离子注入的缺点：晶格损伤

普通学生，不吝赐教

半导体工艺与制造篇5 光刻光刻的图形包括：硅片上的半导体元器件，隔离槽，接触孔，金属互连线，互连金属层的通孔光刻的要求：光刻机的分辨率，光刻胶光学敏感性，精确对准等等

普通学生，不吝赐教

半导体工艺与制造篇1 绪论我们为什么要研究半导体？半导体凭什么可以成为电子信息行业的基础呢？这就要说到半导体的一个重要特点：可以通过控制掺杂率来控制它的导电性

阿拉伯梳子

12寸FAB厂试产到量产实现无纸化要素之软硬件在12寸先进封装半导体车间从试产到量产的过程中，实现生产过程无纸化，需要综合考虑软硬件的配置。以下是一些关键的规划建议：

染不尽的流年

IV（电流-电压）测试和CV（电容-电压）测试IV（电流-电压）测试和CV（电容-电压）测试是半导体参数表征中非常重要的两种测试方法。1. 定义与目的

LabVIEW在半导体自动化测试中的应用半导体制造的复杂性和精密度要求极高，每一个生产步骤都需要严格的控制和监测。自动化测试设备在半导体制造中起到了关键作用，通过精密测量和数据分析，确保产品质量和生产效率。本文介绍如何使用LabVIEW结合研华硬件，开发一个用于半导体制造自动化测试的解决方案，确保每个工艺步骤的准确性和一致性。

阿拉伯梳子

半导体制造之Tape-out 流程的介绍Tape-out是指集成电路设计完成后，将设计文件提交给半导体制造厂进行生产的过程。这个术语源自于早期设计是通过磁带（tape）存储并传输设计数据，如今尽管已经使用电子文件，但“tape-out”这个词依然沿用。

染不尽的流年

delay line circuit architectureA review on CMOS delay lines with a focus on the most frequently used techniques for high-resolution delay step is presented. The primary types, specifications, delay circuits, and operating principles are presented. The delay circuits reported in this pa

阿拉伯梳子

先进封装技术的一些优缺点探讨半导体封装技术是半导体制造过程中的关键环节，它不仅保护了芯片免受物理损伤，还提供了电气连接和散热功能。随着技术的发展，出现了多种先进的封装技术，每种技术都有其特定的应用场景和优缺点。

EDA（一）VerilogVerilog是一种用于电子系统设计自动化（EDA）的硬件描述语言（HDL），主要用于设计和模拟电子系统，特别是在集成电路（IC）和印刷电路板（PCB）的设计中。Verilog由Philip Moorby和Edward Gelbach在1983年开发，并于1984年首次发布。Verilog HDL的语法类似于C语言，但它提供了用于描述硬件行为和结构的特定构造。 1. Verilog的基本组成 Verilog由三个主要部分组成： • 模块（Module）：模块是Verilog中最基本的构建块，它定义了电路的

北京锦正茂科技有限公司

晶圆测试是什么？为什么要进行晶圆测试？晶圆测试是对晶片上的每个晶粒进行针测，在检测头装上以金线制成细如毛发之探针（probe），与晶粒上的接点（pad）接触，测试其电气特性，不合格的晶粒会被标上记号，而后当晶片依晶粒为单位切割成独立的晶粒时，标有记号的不合格晶粒会被洮汰，不再进行下一个制程，以免徒增制造成本。

【译】IEEE白皮书 6G 太赫兹技术的基本原理 2023版太赫兹波是介于微波和光波之间的光谱区域，频率从 0.1THz ~ 10THz 之间，波长在 3mm ~ 30μm 之间。提供大块连续的频带范围以满足对 Tbit/s 内极高数据传输速率的需求，使该区域成为下一代无线通信（6G）的重点研究领域。预计在 2030年左右实现商业部署，太赫兹区域在成像、光谱学和传感等许多应用领域显示出巨大的前景。

飞行汽车开发原理（上）小节的安排是由浅入深，要按顺序读；有电路知识基础的同学可跳到“计算机电路”一节开始。因为知识点之间有网状依赖，没办法按分类来讲。

北京锦正茂科技有限公司

芯片的测试方法半导体的生产流程包括晶圆制造和封装测试，在这两个环节中分别需要完成晶圆检测(CP, Circuit Probing)和成品测试(FT, Final Test)。无论哪个环节，要测试芯片的各项功能指标均须完成两个步骤：一是将芯片的引脚与测试机的功能模块连接起来，二是通过测试机对芯片施加输入信号，并检测输出信号，判断芯片功能和性能是否达到设计要求。

半导体高加速应力测试及标准随着电气和电子元件变得越来越密集，现在对零件和材料的高度加速应力测试的需求更大。高加速应力测试系统（HAST 室）主要设计用于使用设定的施加电压和信号进行偏置测试。

Chiplet解决芯片技术发展瓶颈这是IC男奋斗史的第38篇原创本文1776字，预计阅读4分钟。Chiplet封装是什么介绍Chiplet前，先说下SOC。Chiplet和SOC是两个相互对立的概念，刚好可以用来互为参照。

不抖机灵！让工程师来告诉你做芯片是如何烧钱的！这是IC男奋斗史的第33篇原创本文3742字，预计阅读8分钟。大家应该都知道做芯片是一件非常烧钱的事情。经常看到新闻通稿，某某公司融资了xx亿，外行乍看之下觉得好多钱啊，但实际上可能只够该公司烧一年。那么做芯片到底有多烧钱？钱都花在哪哪些地方了？这篇文章杰哥将从芯片设计公司的角度切入，详细讲解芯片研发与生产的成本结构。文中有很多具体的金额数字，都是杰哥根据自己的经验估算的，可能跟实际情况存在偏差，请大家不必深究，仅供参考。文中如有错误，还请大家批评指正！