半导体

MS1826+MS9332 4K@30Hz HD4×2视频分割器MS1826+MS9332是一款支持4K@30Hz分辨率的HD4×2视频分割器方案。支持四路HD输入两路HD输出，最高支持4K@30Hz分辨率。该方案具有Scaler、OSD、画面分割、无缝切换、淡入淡出及旋转等功能。该方案现已实现量产，并提供完善的技术支持，适用于各类高清视频分割应用场景。

新成果：GaN基VCSEL动态物理模型开发作为高速数据传输与光电信号处理的核心器件，垂直腔面发射激光器（VCSEL）在高速光通信、激光雷达等领域应用广泛，其动态特性直接关联器件调制速率及稳定性等关键参数。近期，天津赛米卡尔科技有限公司技术团队开发了GaN基VCSEL的动态物理模型，揭示了器件内部载流子输运行为对激光器动态特性的影响规律。

weixin_442472221

小家电专用WD5201 非隔离AC-DC稳压器｜宽压80-305V｜三档输出2.7/3.3/5V｜多重安全保护小家电专用WD5201 AC-DC稳压器｜宽压80-305V｜三档输出2.7/3.3/5V｜多重安全保护

【今日半导体行业分析】2025年3月24日在半导体产业的精密制造流程中，探针卡作为晶圆测试的核心部件，发挥着举足轻重的作用。它如同一位精密的 “电子医生”，在芯片封装前对其进行全面的电性能检测，确保只有高质量的芯片进入后续环节。今天，让我们一同深入剖析半导体探针卡行业的核心动态与趋势，为行业从业者提供有价值的参考。

【今日EDA行业分析】2025年3月24日在半导体产业的精密体系中，EDA 软件宛如一颗璀璨的明珠，其重要性不言而喻。它不仅是集成电路设计的核心支撑，更是连接芯片设计、制造、封装与测试各环节的关键纽带。今天，让我们一同深入剖析 EDA 软件行业的现状以及中国在其中的发展动态。

半导体制造工艺（二）光刻工艺—掩模版在上文中我们已经简单概述了光刻工艺的大致流程。接下来将会介绍在光刻工艺中所需用到的必备材料以及设备。例如掩模版、光刻胶、匀胶机、光刻机等等。由于需要保持讲述工艺的完整性以及流畅，每一个都需要涉及，所以每次仅是侧重点不同。此篇主要讲述的是掩模版及其工作原理、组成等等。

制造研发企业与IPD管理体系芯片/半导体/制造研发型企业，大都知道华为使用过的IPD管理体系，但大家用到什么程度，那就是参差不齐了。

普通学生，不吝赐教

半导体制造技术导论（第二版）萧宏第十二章化学机械研磨工艺本章要求1.列出化学机械研磨工艺的应用化学机械研磨是一种移除工艺技术，结合化学反应和机械研磨去除沉积的薄膜，使表面更加平滑和平坦；也用于移除表面上大量的电介质薄膜，并在硅衬底上形成浅沟槽隔离STI；还可以从晶圆表面移出大量金属薄膜而在电介质薄膜中形成金属连线栓塞或金属线

普通学生，不吝赐教

半导体制造技术导论（第二版）萧宏第十章化学气相沉积和电介质薄膜本章要求 1.列出两种用于集成电路芯片的电介质薄膜材料一般使用氧化硅和氮化硅 2.根据cmos芯片截面，说明至少四种电解质薄膜应用详细地说，用于多层金属互连中的电介质隔离，用于作为相邻晶体管电介质隔离的浅沟槽隔离STI，在多晶硅和多晶金属硅化物栅极的侧壁上形成侧壁间隔层以帮助形成低掺杂漏极LDD或源/漏扩散层SDE，作为钝化保护电解层PD来封装集成电路芯片。简单的说，电介质薄膜的应用有浅沟槽隔离，高k栅介质侧壁间隔层，ild和钝化层，其中ild是主要应用 3说明化学气相沉积工艺流程气体或气相源材料

普通学生，不吝赐教

半导体工艺与制造篇3 离子注入一般掺杂的杂质类别，包括:提供载流子的施主杂质和受主杂质;产生复合中心的重金属杂质离子注入往往需要生成井well，其中井的定义：晶圆与杂质之间形成的扩散层或杂质与杂质之间形成的扩散层离子注入的目的：用掺杂改变电导率，一般用于较小制程下离子注入的优点：可控、低温离子注入的缺点：晶格损伤

普通学生，不吝赐教

半导体工艺与制造篇5 光刻光刻的图形包括：硅片上的半导体元器件，隔离槽，接触孔，金属互连线，互连金属层的通孔光刻的要求：光刻机的分辨率，光刻胶光学敏感性，精确对准等等

普通学生，不吝赐教

半导体工艺与制造篇1 绪论我们为什么要研究半导体？半导体凭什么可以成为电子信息行业的基础呢？这就要说到半导体的一个重要特点：可以通过控制掺杂率来控制它的导电性

阿拉伯梳子

12寸FAB厂试产到量产实现无纸化要素之软硬件在12寸先进封装半导体车间从试产到量产的过程中，实现生产过程无纸化，需要综合考虑软硬件的配置。以下是一些关键的规划建议：

染不尽的流年

IV（电流-电压）测试和CV（电容-电压）测试IV（电流-电压）测试和CV（电容-电压）测试是半导体参数表征中非常重要的两种测试方法。1. 定义与目的

LabVIEW在半导体自动化测试中的应用半导体制造的复杂性和精密度要求极高，每一个生产步骤都需要严格的控制和监测。自动化测试设备在半导体制造中起到了关键作用，通过精密测量和数据分析，确保产品质量和生产效率。本文介绍如何使用LabVIEW结合研华硬件，开发一个用于半导体制造自动化测试的解决方案，确保每个工艺步骤的准确性和一致性。

阿拉伯梳子

半导体制造之Tape-out 流程的介绍Tape-out是指集成电路设计完成后，将设计文件提交给半导体制造厂进行生产的过程。这个术语源自于早期设计是通过磁带（tape）存储并传输设计数据，如今尽管已经使用电子文件，但“tape-out”这个词依然沿用。

染不尽的流年

delay line circuit architectureA review on CMOS delay lines with a focus on the most frequently used techniques for high-resolution delay step is presented. The primary types, specifications, delay circuits, and operating principles are presented. The delay circuits reported in this pa

阿拉伯梳子

先进封装技术的一些优缺点探讨半导体封装技术是半导体制造过程中的关键环节，它不仅保护了芯片免受物理损伤，还提供了电气连接和散热功能。随着技术的发展，出现了多种先进的封装技术，每种技术都有其特定的应用场景和优缺点。

EDA（一）VerilogVerilog是一种用于电子系统设计自动化（EDA）的硬件描述语言（HDL），主要用于设计和模拟电子系统，特别是在集成电路（IC）和印刷电路板（PCB）的设计中。Verilog由Philip Moorby和Edward Gelbach在1983年开发，并于1984年首次发布。Verilog HDL的语法类似于C语言，但它提供了用于描述硬件行为和结构的特定构造。 1. Verilog的基本组成 Verilog由三个主要部分组成： • 模块（Module）：模块是Verilog中最基本的构建块，它定义了电路的

北京锦正茂科技有限公司

晶圆测试是什么？为什么要进行晶圆测试？晶圆测试是对晶片上的每个晶粒进行针测，在检测头装上以金线制成细如毛发之探针（probe），与晶粒上的接点（pad）接触，测试其电气特性，不合格的晶粒会被标上记号，而后当晶片依晶粒为单位切割成独立的晶粒时，标有记号的不合格晶粒会被洮汰，不再进行下一个制程，以免徒增制造成本。