零成本做一颗芯片:我用 OpenLane 把 SHA-256 从 Verilog 做到了 GDSTL;DR:OpenLane 1.1.1 + SkyWater sky130A,六代迭代。v4 做到 56.72 MHz / 0.41 mm² / 40.65% 利用率;v5 把时钟约束从 10 ns 改成 26 ns,三 PVT corner 签核 WNS 0.00 / TNS 0.00 / setup 余量 +3.12 ns 起 / hold +0.43 ns,功耗 6.31 mW;v6 只把周期压到 24 ns,三 corner 仍全通过、最紧余量 +1.25 ns,反推可达周期约 22.75 ns