技术栈
versal
千歌叹尽执夏
4 小时前
fpga开发
·
ddr4
·
axi总线
·
versal
·
自定义fifo
FPGA：自定义AXI-FIFO主机接口（含versal读写工程）
最近在操作AXI接口的DDR控制器，参考了ALINX的做法，相当好用，做法很玄妙，AXI被封装成类FIFO的简易接口，不用懂AXI也可以操作（当然了解原理才知道具体含义，不会一头雾水），在这里分享给大家。
hi94
10 个月前
fpga开发
·
versal
·
xrt
·
aie
Versal - XRT（CPP） 2024.1
目录1.简介2. XRT2.1 XRT vs OpenCL2.2 Takeways2.3 XRT C++ APIs
hi94
1 年前
fpga开发
·
versal
Versal - 基础2（系统架构+各子系统框图+调试模块）
目录1. 简介2. Versal SoC 系统2.1 系统结构框图2.2 PMC 框图2.3 系统互联架构
我是有底线的