AMD MoP 封装策略解读 | HBM 大热,为何 AMD Versal 系列反选 LPDDR5X?

2023年,AMD Versal HBM 系列开始量产。

2025年 AMD 宣布其停产。

2026年6月30日,AMD推出三款 Versal Premium Gen2 MoP 芯片(2VP3422、2VP3522、2VP3622)作为替代方案,将32GB LPDDR5X 直接封装在芯片基板上。带宽从HBM版本的 819GB/s 降到了 288GB/s,而芯片的供货周期从 HBM 版本的 2-3 年拉到了 15 年以上。

带宽降了,为什么反而更值得关注?

AI 时代,芯片似乎理应拥有更高的带宽、更大的容量、更先进的封装。但 AMD 最新发布的 Versal Premium Gen2 MoP 却走了一条相反路线。

它没有继续采用 HBM,而是改用四颗 LPDDR5X 封装基板上;内存带宽也从上一代 Versal HBM 的 819GB/s 降至 288GB/s。

只看参数,这是一种退步,但如果站在通信设备、工业控制、专业视频、航空航天等 FPGA 主要应用市场 来看,其实重要的并不是极限带宽,而是一套能够稳定交付十几年、可靠运行十几年的系统平台。

MoP 是什么?

------相较于 HBM 有哪些优势?

MoP(Memory on Package) 就是把原本需要放在 PCB 上的 LPDDR5X 内存,直接封装到 FPGA 芯片基板中。

之前的 FPGA 平台通常采用板级 DDR 方案。

FPGA 与多颗 DDR 芯片之间需要布设数百根高速信号线,不仅要求严格的等长匹配,还需要进行 SI(信号完整性)、PI(电源完整性)分析以及 EMI 调试。对于高性能平台来说,高速 DDR 是 PCB 设计中最复杂、最耗时的部分之一。

MoP 则把这些工作提前完成。

用户拿到的是一颗已经集成内存的 FPGA,只需完成电源和高速接口设计,无需再处理复杂的 DDR 高速布线。

相比传统板级方案,它带来了几项非常直观变化:

  1. **更紧凑的尺寸。**FPGA 与内存封装为一个整体,显著减少 PCB 占用面积。AMD 2VP3622 尺寸仅为 55mm x 57.7mm,更容易应用于 VPX、OCP NIC、HHHL PCIe 卡等空间受限的平台。

  2. **更简单的硬件设计。**无需进行大规模 DDR 布线,PCB 层数、布线复杂度和调试工作量都有望降低。

  3. **更快的项目落地。**对于很多中小批量工业项目而言,节省的不只是 PCB 空间,更是数月的硬件开发和验证周期。

那么相较于 HBM 呢?

HBM 的封装方式是 3D 堆叠+硅中介层,十分依赖先进封装技术如 CoWos 的产能,其优势是远高于 LPDDR 的带宽,在 AI 加速、高性能计算等领域依然不可替代。

但使用 MoP 封装的 LPDDR5X 在工业温度 和供货稳定性方面更胜一筹。这也是虽然看似"退步",但依然备受工业行业客户青睐的原因。

客户关心的不只GB/s,还有15年供货

并不是所有应用都需要 HBM。

对于大量工业 FPGA 应用来说,300GB/s 左右的内存带宽已经足以满足需求。

相比极限性能,它们更关注尺寸、可靠性和长期维护能力。

通信基站、轨道交通、医疗设备、工业视觉、航空电子等领域,一套产品往往需要服役十年以上。很多客户从方案设计、样机验证到行业认证,本身就需要数年时间,一旦完成认证,几乎不会轻易更换核心器件。

HBM 技术的发展速度极快,从HBM2、HBM2e 到 HBM3、HBM3E,短短几年便完成了多轮迭代。随着 AI GPU 对 HBM 的需求持续增长,内存厂商也不断将产能转向更新一代产品。

HBM 产能不足、供货不稳定,客户又需要稳定的产品生命周期。

MoP 是当下更加符合客户实际工程需求的产品形态。

AMD 预计 Versal Premium Gen2 MoP 产品未来可持续供货超过 15 年,对于工业客户而言,这种确定性比额外数百 GB/s 的带宽更有价值。

性能依然重要,却不再是唯一标准。

长期供货、成熟供应链、工规可靠性、设计复杂度、项目交付效率------全生命周期的系统价值最优化,是当下工业 FPGA 平台的最优解。

相关推荐
星夜离尘563 天前
FPGA 32 位字拆成 8 位字节:keep、last 与 ready/valid 背压下的多拍序列化
fpga开发·verilog
花月mmc4 天前
【FPGA】神经网络内容简介预告
嵌入式硬件·深度学习·神经网络·fpga开发
LabVIEW开发6 天前
LabVIEW FPGA 编程:少编译几次的办法(系列 04/05)
fpga开发·labview
cmc10287 天前
318.关于在ip内部封装PLL,MMCM的注意事项
fpga开发
LabVIEW开发7 天前
LabVIEW CompactRIO 编程模式怎么选(系列 02/05)
fpga开发·labview
FPGA工程笔记7 天前
Xilinx Divider Generator IP 实战:64位有符号除法、Fractional 输出解析与定点数转换
verilog·fpga·vivado·xilinx·定点数·divider gen·fractional
FPGA小迷弟7 天前
FPGA 与千兆以太网校验和:从原理到 Verilog 实现
嵌入式硬件·fpga开发·无人机·ai编程·fpga
码农小韩8 天前
FPGA学习(二)——LED闪烁
fpga开发·verilog·fpga·led·组合逻辑·分频设计
9527华安9 天前
FPGA纯verilog实现DP视频接口,支持2K60帧分辨率,提供3套工程源码和技术支持
fpga开发·音视频·dp
ChaseVLSI9 天前
FPGA与ASIC的区别详解:内部结构、开发成本与适用场景,项目选型到底该选哪个
嵌入式硬件·fpga开发·硬件架构·硬件工程