latticeecp3

晓晓暮雨潇潇

Diamond基础6：LatticeFPGA配置流程LatticeECP3上电配置流程按照先后顺序分为Power On、Initialization、configuration Mode、User Mode（或者叫Function mode）四个阶段。如图所示，首先要等待电源就绪，内部会有POR（Power on reset）电路监测电压，当监测到V CCcore > 0.8 V；V CCaux > 2.7 V；V CCIO8 > 0.8 V这三个条件都满足的时候，会将initn信号拉低，指示从power on sequence进入initializat

晓晓暮雨潇潇

Serdes专题(5)PCS IP配置PCS IP是一个软核，是连接FPGA用户逻辑与Serdes硬件结构的桥梁。Lattice Serdes提供了很多灵活的配置，全部可以通过IP配置的方式灵活调用。IP配置可通过三种方式实现，一是IP生成时，UI界面提供了各种配置选项；二是例化IP时，提供了FPGA写入的控制信号和读出的状态信号。三是，IP软核提供了寄存器配置接口，相对更靠近底层的配置和状态可通过寄存器配置接口读取或配置。本文介绍这三种方式。

晓晓暮雨潇潇

Serdes专题(3)Lattice Serdes架构如图是LatticeECP3-150的框图，图中显示bank、PLL、CONFIG、JTAG等必要部件，它有四个SerdesQuad。LatticeECP3-17只有一个SerdesQuad。每个quad是serdes最小独立单元，需要自己的参考时钟，可通过封装引脚连接到外部时钟源或连接到FPGA内部逻辑的时钟源。器件上的每个quad支持多达4个全双工数据通道，quad 包含 4 个通道，每个通道都有 RX 和 TX 电路，以及一个包含 TX PLL 的辅助通道。根据不同应用，可以使用一个quad内的一至

晓晓暮雨潇潇

Serdes专题(1)Serdes综述Lattice FPGA在市场上的份额相对较小，相关的开发经验分享也并不多。多数资料停留在基础操作的介绍，缺乏深入的实战总结。而在实际项目中，我逐渐体会到 Lattice 在 SerDes + 低功耗 + 高性价比方面的独特优势。基于这些经验，我希望把自己的Serdes实战过程记录下来，侧重通过类比的方式达到让读者理解的目的。与大家共同交流学习，一起成长进步。

晓晓暮雨潇潇

Diamond基础1：认识Lattice器件近年来，国产FPGA蓬勃发展，安路科技FPGA技术沙龙即将举行，EG4 FPGA 被广泛用于工业控制与 LED 显示控制系统；高云半导体实现三大系列：小蜜蜂（GW1N）、晨熙（GW2A）、ASSP GoBridge百余款FPGA及专用芯片在全球多个地区的规模量产；紫光同创高性能Titan Family和高性价比Logos Family FPGA芯片协助客户实现新一代通信技术分布式微站，助力打造蛇年春晚视觉盛宴。随着国产替代的进程，中国FPGA厂商在28nm及以下制程领域取得突破，并在中低端市场份额逐渐扩

我是有底线的