verilog学习笔记6——锁存器和触发器

文章目录


前言

2023.8.15


一、锁存器

1、基本SR锁存器------或非门实现

2、基本SR锁存器------与非门实现

3、门控SR锁存器

4、门控D锁存器

把S取反接到R端

二、触发器

1、 电平触发的RS触发器/同步SR触发器

把EN信号换成CLK即为电平触发的RS触发器

2、电平触发的D触发器/D型锁存器

3、边沿触发的D触发器

4、脉冲触发的RS触发器

三、边沿触发、脉冲触发、电平触发的区别

相关推荐
Rousson9 小时前
硬件学习笔记--89 MCU主频对Uart波特率影响及采样点
笔记·单片机·学习
Fantasydg9 小时前
AJAX JSON学习
前端·学习·ajax
2301_8018217110 小时前
标签分类调研
笔记
FPGA_小田老师10 小时前
FPGA语法基础(二):SystemVerilog 数组清零方法详解
fpga开发·systemverilog·数组清零·systemverilog数组·systemverilog语法
越努力越幸运50810 小时前
AJAX 学习第一天:axios、HTTP 基础、serialize 插件
学习·http·ajax
im_AMBER10 小时前
HTTP 02 会话 | 消息 | MIME类型
网络·笔记·网络协议·学习·http
lijun_xiao200910 小时前
Apache Hadoop-学习笔记1
hadoop·学习·apache
q***728710 小时前
Golang 构建学习
开发语言·学习·golang
蓝桉~MLGT11 小时前
Python学习历程——文件
python·学习·策略模式
循环过三天11 小时前
7.5、Python-匿名函数lambda
笔记·python·学习