LabVIEW硬件在环仿真模拟电路故障分析和特征提取

LabVIEW硬件在环仿真模拟电路故障分析和特征提取

与数字电路相比,模拟电路故障分析是一项具有挑战性的任务。这主要是由于模拟分立元件的非线性特性,以及其他因素,包括噪声和内部可访问性的限制。参数故障和灾难性故障是模拟电路中发生的两种故障。由于分立元件参数的变化,电路中会发生参数故障。另一方面,灾难性故障是由于整个组件故障而发生的。这些故障是由于环境条件、负载、系统瞬变和老化因素引起的,导致组件开路或短路。超过80%至90%的电路故障是由于灾难性故障而发生的。电力电子电路是最常用的模拟电路,充当每个电子电路的燃料。一项基于工业的调查指出,功率半导体元件是导致灾难性故障的最精密元件。由于开关设备和电解电容器等组件,电力电子电路中可能会出现这种故障。

故障分析一般包括不同的阶段

故障检测:确定电路是否有缺陷;

故障定位:定位缺陷原因;

故障分类:确定故障是参数故障还是灾难性故障。

数据驱动技术是一种利用统计方法从实时电路中收集不同故障条件下的历史故障特征的传统方法。

在建模方法下,无法分析实时电路故障行为。可以在实时仿真器中有效地分析电力系统在无故障和故障条件下的有效瞬态响应和稳态响应。硬件在环(HIL)是一种基于实时模拟器的测试方法,在电源系统分析中受到更多关注。

一般来说,基于FPGA的方法在实时仿真中采用的方法有两个主要原因,首先,计算时间步长为几ns;其次,其并行计算过程进一步缩短了计算时间。

LabVIEW工具以其在测试和测量系统中的自动化能力而闻名,这些系统提供支持FPGA目标的FPGA模块。LabVIEW利用并行执行,从而缩短了时间步长。使用HIL仿真器借助LabVIEW和基于FPGA的实时目标,对功率转换器稳态条件下开关故障进行建模、故障注入和故障特征提取。以升压变换器作为CUT进行评估,注入不同的开关故障并提取故障特征。将仿真的故障输出响应与实时故障电路响应进行比较,对提取的特征进行评估。

通过在FPGA目标中部署升压转换器模型来实现实时仿真。算术块是使用预定的DSP块实现的,这些DSP块将在一个时钟周期内执行算术运算。并行处理技术用于在FPGA中以更高的时钟速率实现更高的吞吐量,它使用时钟周期定时进行说明。DSP模块使用部署在FPGA目标设备上的定点数执行高吞吐量算术功能。每个块在1个时钟周期(25ns)内执行数学函数,但分频器块需要2个时钟周期(50ns)来执行函数。

通过采用硬件输入环测试方法的故障注入和特征提取方法对电力电子电路故障进行分析。升压转换器电路使用一阶微分方程建模,输出使用欧拉数值求解器求解,并部署在实时FPGA目标上,每条指令运行25ns,输出响应以175ns的步进速率生成。该方法的主要目的是,通过使用HIL仿真环境在模型中通过故障注入(仿真)提取故障特征,更接近实时场景。这是通过使用简单求解器方法和FPGA目标减少计算时间和并行处理来实现的。电感电流被确定为故障特征,在识别MOSFET中的OS和SC故障方面起着重要作用。通过将仿真响应与实时电路故障响应进行比较来评估提取的特征。就限制而言,仿真时间随着电路共谋的增加而增加。应采用不同的求解器,以便在更短的计算时间内求解复杂模型,并且需要更高时钟速率的目标板。利用所提出的故障分析方法,可以针对各种电力电子电路中的不同故障条件提取不同的故障特征。

这是LabVIEW的一个应用,更多的开发案例,欢迎登录北京瀚文网星官网,了解更多信息。有需要LabVIEW项目合作开发,请与我们联系。

相关推荐
北城笑笑3 分钟前
FPGA 14 ,硬件开发板分类详解,FPGA开发板与普通开发板烧录的区别
fpga开发·fpga
2202_754421548 分钟前
一个计算频率的模块
驱动开发·fpga开发
小灰灰的FPGA1 小时前
低速接口项目之串口Uart开发(七)——如何在FPGA项目中实现自适应波特率串口功能
fpga开发
Gentle58620 小时前
labview关于文件路径的问题
labview
fei_sun20 小时前
【Verilog】第一章作业
fpga开发·verilog
深圳市雷龙发展有限公司longsto21 小时前
基于FPGA(现场可编程门阵列)的SD NAND图片显示系统是一个复杂的项目,它涉及硬件设计、FPGA编程、SD卡接口、NAND闪存控制以及图像显示等多个方面
fpga开发
9527华安1 天前
FPGA实现PCIE3.0视频采集转10G万兆UDP网络输出,基于XDMA+GTH架构,提供工程源码和技术支持
网络·fpga开发·udp·音视频·xdma·pcie3.0·万兆网
able陈1 天前
为什么verilog中递归函数需要定义为automatic?
fpga开发
fei_sun1 天前
【Verilog】第二章作业
fpga开发·verilog
碎碎思1 天前
如何使用 Vivado 从源码构建 Infinite-ISP FPGA 项目
fpga开发·接口隔离原则