【Verilog教程】2.1基本语法

格式

Verilog 是区分大小写的。

格式自由,可以在一行内编写,也可跨多行编写。

每个语句必须以分号为结束符。空白符(换行、制表、空格)都没有实际的意义,在编译阶段可忽略。例如下面两中编程方式都是等效的。

不换行(不推荐)

bash 复制代码
wire [1:0]  results ;assign results = (a == 1'b0) ? 2'b01 : (b==1'b0) ? 2'b10 : 2'b11 ;

换行(推荐)

bash 复制代码
wire [1:0]  results ;
assign      results = (a == 1'b0) ? 2'b01 :
            (b==1'b0) ? 2'b10 :
                2'b11 ;

注释

Verilog 中有 2 种注释方式:

用 // 进行单行注释:

bash 复制代码
reg [3:0] counter ;  // A definition of counter register

用 /* 与 */ 进行跨行注释:

bash 复制代码
wire [11:0]  addr ;
/* 
Next are notes with multiple lines.
Codes here cannot be compiled.
*/
assign   addr = 12'b0 ;

标识符与关键字

标识符(identifier)可以是任意一组字母、数字、$ 符号和 _(下划线)符号的合,但标识符的第一个字符必须是字母或者下划线,不能以数字或者美元符开始。

另外,标识符是区分大小写的。

关键字是 Verilog 中预留的用于定义语言结构的特殊标识符。

Verilog 中关键字全部为小写。

bash 复制代码
reg [3:0] counter ; //reg 为关键字, counter 为标识符
input clk; //input 为关键字,clk 为标识符
input CLK; //CLK 与 clk是 2 个不同的标识符
相关推荐
黑鹿0223 分钟前
机器学习基础(四) 决策树
人工智能·决策树·机器学习
Fxrain4 分钟前
[深度学习]搭建开发平台及Tensor基础
人工智能·深度学习
szxinmai主板定制专家7 分钟前
【飞腾AI加固服务器】全国产化飞腾+昇腾310+PCIe Switch的AI大模型服务器解决方案
运维·服务器·arm开发·人工智能·fpga开发
laocui111 分钟前
Σ∆ 数字滤波
人工智能·算法
Matrix_111 小时前
论文阅读:Matting by Generation
论文阅读·人工智能·计算摄影
一叶知秋秋1 小时前
python学习day39
人工智能·深度学习·学习
Ai多利2 小时前
深度学习登上Nature子刊!特征选择创新思路
人工智能·算法·计算机视觉·多模态·特征选择
几道之旅2 小时前
MCP(Model Context Protocol)与提示词撰写
人工智能
Spider_Man2 小时前
“AI查用户”也能这么简单?手把手带你用Node.js+前端玩转DeepSeek!
javascript·人工智能·node.js