【并行计算】多核处理器

这张图连接了几个并行计算的思想。

从上往下。

1.两个fetch/decode部件,是superscalar技术,每个cycle可以发射多个指令。

2.多个执行单元,支持乱序执行,是ILP,指令级并行。

3.每个执行单元里还支持SIMD操作。

4.有多个execution context,就相当于是有多套线程的状态,类似寄存器、堆栈。这样可以在一个核里跑多个线程。这样做的目的是为了更加充分的使用一个核里的ALU,指令级并行后还存在的stall,通过让另一个线程进入,让另一个线程的指令来填满空闲的ALU,是一种复用的思想。这是Simultaneous Multi-Threading技术。

5.缓存

说到存储,两个衡量的指标是Memory latency和Memory bandwidth。

Memory latency就是每次内存访问需要花费的延迟,包括了查缓存、内存访问、数据传输的时间。这个时间可以通过一些技术来减少,例如缓存、预取等技术。

Memory bandwidth就是处理器和存储设备之间传输的最大速率。

6.多核技术,这张图里展示了4个核。多核技术是2004年之后,大家发现不能再在一个芯片上放更多的二极管来提高主频速度了,因为单位面积的芯片放太多二极管的话高功率带来的热量会让芯片融化。所以大家开始探索多核技术。

相关推荐
某林21216 小时前
ROS2 + WebRTC + MQTT 异构系统架构
架构·系统架构·机器人·硬件架构·webrtc·ros2
Industio_触觉智能17 小时前
RK3576开发板UART驱动实战教程(下),基于触觉智能开发板演示
嵌入式硬件·硬件架构·串口·uart·智能硬件·rs232·rs485
a44931536217 小时前
iPhone 充电故障的全链路诊断——从 Lightning/USB-C 接口到 Tristar 充电 IC
c语言·macos·ios·电脑·硬件架构·iphone
hai3152475432 天前
芯片设计的空间框架:以电流步距与相位为核心
硬件架构·硬件工程·材料工程
aixingkong9212 天前
Atlas 950 1024卡SuperPoD推测分析
网络·人工智能·硬件架构·硬件工程
智者知已应修善业5 天前
【使用D触发器74HC175实现0001 0011 0111 1111 1110 1100 1000的循环彩灯电路。】2025-4-28
驱动开发·经验分享·笔记·硬件架构·硬件工程
某林2129 天前
大模型边缘部署到底层硬件闭环
python·架构·机器人·硬件架构·ros2
Industio_触觉智能10 天前
开源鸿蒙OpenHarmony再进阶,OneConnect规范即将升级为国家级行业标准
嵌入式硬件·物联网·硬件架构·智能硬件·openharmony·开源鸿蒙
卵男(章鱼)11 天前
GNSS模组概述与车载应用(超长8万字)
车载系统·汽车·硬件架构
卵男(章鱼)12 天前
第3章:硬件架构与芯片方案
车载系统·汽车·硬件架构