【并行计算】多核处理器

这张图连接了几个并行计算的思想。

从上往下。

1.两个fetch/decode部件,是superscalar技术,每个cycle可以发射多个指令。

2.多个执行单元,支持乱序执行,是ILP,指令级并行。

3.每个执行单元里还支持SIMD操作。

4.有多个execution context,就相当于是有多套线程的状态,类似寄存器、堆栈。这样可以在一个核里跑多个线程。这样做的目的是为了更加充分的使用一个核里的ALU,指令级并行后还存在的stall,通过让另一个线程进入,让另一个线程的指令来填满空闲的ALU,是一种复用的思想。这是Simultaneous Multi-Threading技术。

5.缓存

说到存储,两个衡量的指标是Memory latency和Memory bandwidth。

Memory latency就是每次内存访问需要花费的延迟,包括了查缓存、内存访问、数据传输的时间。这个时间可以通过一些技术来减少,例如缓存、预取等技术。

Memory bandwidth就是处理器和存储设备之间传输的最大速率。

6.多核技术,这张图里展示了4个核。多核技术是2004年之后,大家发现不能再在一个芯片上放更多的二极管来提高主频速度了,因为单位面积的芯片放太多二极管的话高功率带来的热量会让芯片融化。所以大家开始探索多核技术。

相关推荐
zlinear数据采集卡6 天前
SPI Flash存储电路深度解析:从芯片选型到ZLinear采集卡的实战设计
c语言·嵌入式硬件·自动化·硬件架构
智者知已应修善业7 天前
【proteus设计文氏正弦波信号发生器】2023-5-9
驱动开发·经验分享·笔记·硬件架构·proteus·硬件工程
zlinear数据采集卡7 天前
电源纹波杀手:LDO线性稳压电路的“降噪哲学”——基于ZLinear数据采集卡的深度解析
单片机·嵌入式硬件·fpga开发·硬件架构
zlinear数据采集卡7 天前
电源纹波无处遁形!工业采集卡电源去耦与滤波电路深度解析
c语言·嵌入式硬件·fpga开发·自动化·硬件架构
智者知已应修善业8 天前
【分立元件OCL电路】2024-5-17
驱动开发·经验分享·笔记·硬件架构·硬件工程
兴通物联科技8 天前
条码防重防错防漏防呆:工业数据采集的全链路风控技术方案
大数据·物联网·计算机视觉·计算机外设·硬件架构
夜听莺儿鸣9 天前
201_002 Zynq7000 SoC PS资源介绍
嵌入式硬件·硬件架构
hai3152475439 天前
RISC-V核E203核前向旁路的架构性顽疾
驱动开发·架构·硬件架构·硬件工程·risc-v
hai3152475439 天前
RISC-V CVA6 AXI适配器+DMA桥蜂鸟E203处理器的总线接口单元(BIU)仲裁器
驱动开发·fpga开发·硬件架构·硬件工程·精益工程
智者知已应修善业10 天前
【proteus仿真CD4511抢答器4路】2024-5-13
驱动开发·经验分享·笔记·硬件架构·proteus·硬件工程