紫光同创FPGA编写的8画面分割器演示

适用于板卡型号:

紫光同创PGL50H开发平台(盘古50K开发板)

图(1) 盘古50K开发板

TOP 层逻辑框

图(2) TOP层逻辑框

video_copy_ux 将输入的一路RGB888信号复制成8份,每份画面内容相同,各路颜色有些差异:

  • 第一路:原始视频

  • 第二路:偏红视频+R

  • 第三路:偏绿视频+G

  • 第四路:偏蓝视频+B

  • 第五路:视频偏黄R+G

  • 第六路:视频偏紫R+B

  • 第七路:视频偏青G+B

  • 第八路:偏亮

u_DDR3_50H 模块是紫光同创的 DDR3 IP(AXI接口)。

video_system 逻辑框

图(3) video_system 逻辑框

综合后的资源占用

图(4) 综合后的资源占用

看实际效果:<紫光同创FPGA画面分割演示.avi>

相关推荐
LCMICRO-133108477468 小时前
长芯微LPS123完全P2P替代ADP123,高性能、低压差的线性稳压器
单片机·嵌入式硬件·fpga开发·硬件工程·dsp开发·线性稳压器
fei_sun10 小时前
面经、笔试(持续更新中)
fpga开发·面试
xixixi7777710 小时前
通信领域的“中国速度”:从5G-A到6G,从地面到星空
人工智能·5g·安全·ai·fpga开发·多模态
Nobody3312 小时前
Verilog always语句详解:从组合逻辑到时序逻辑
fpga开发
李嘉图Ricado14 小时前
FPGA 时序约束与分析
fpga开发
白又白、17 小时前
时序优化和上板调试小结
fpga开发
Z22ZHaoGGGG19 小时前
verilog实现采样电流有效值的计算
fpga开发
fei_sun19 小时前
牛客Verilog刷题篇
fpga开发
my_daling1 天前
DSMC通信协议理解,以及如何在FPGA上实现DSMC从设备(1)
学习·fpga开发
fei_sun1 天前
FPGA&数字前端
fpga开发