紫光同创FPGA编写的8画面分割器演示

适用于板卡型号:

紫光同创PGL50H开发平台(盘古50K开发板)

图(1) 盘古50K开发板

TOP 层逻辑框

图(2) TOP层逻辑框

video_copy_ux 将输入的一路RGB888信号复制成8份,每份画面内容相同,各路颜色有些差异:

  • 第一路:原始视频

  • 第二路:偏红视频+R

  • 第三路:偏绿视频+G

  • 第四路:偏蓝视频+B

  • 第五路:视频偏黄R+G

  • 第六路:视频偏紫R+B

  • 第七路:视频偏青G+B

  • 第八路:偏亮

u_DDR3_50H 模块是紫光同创的 DDR3 IP(AXI接口)。

video_system 逻辑框

图(3) video_system 逻辑框

综合后的资源占用

图(4) 综合后的资源占用

看实际效果:<紫光同创FPGA画面分割演示.avi>

相关推荐
s090713610 小时前
多波束声呐 FPGA 信号处理链路介绍
算法·fpga开发·信号处理·声呐
坏孩子的诺亚方舟10 小时前
FPGA系统架构设计实践11_FPGA开机
fpga开发·系统架构·xilinx·fpga配置
晓晓暮雨潇潇1 天前
Diamond基础6:LatticeFPGA配置流程
fpga开发·diamond·lattice·latticeecp3
江蘇的蘇1 天前
基于7系列FPGA实现万兆网通信
fpga开发
GateWorld1 天前
FPGA实战:一段让我重新认识时序收敛的FPGA迁移之旅
fpga开发·实战经验·fpga时序收敛·建立保持时间
GateWorld1 天前
性能飞跃:DDR4特性解析与FPGA实战指南
fpga开发·信号完整性·ddr3·ddr4
第二层皮-合肥1 天前
50天学习FPGA第21天-verilog的时序与延迟
学习·fpga开发
范纹杉想快点毕业1 天前
FPGA实现同步RS422转UART方案
数据库·单片机·嵌入式硬件·fpga开发·架构
s09071362 天前
Xilinx FPGA使用 FIR IP 核做匹配滤波时如何减少DSP使用量
算法·fpga开发·xilinx·ip core·fir滤波
XINVRY-FPGA2 天前
XC7Z030-2SBG485I Xilinx Zynq-7000 系列 SoC FPGA
嵌入式硬件·fpga开发·硬件工程·fpga