risc-v异常处理

异常与中断的关系

中断和异常都为异常,分为:

同步异常:IO,illegal, page fault,miss_aligh 等来自处理器内部的发生的异常。异步异常(中断):鼠标,键盘,Timer 等外部事件。

如无特别注明,皆指同步异常。

riscv 三种 特权模式

Riscv 有三种特权模式,分别是 U-mode、S-mode、M-mode

U-mode : 用户模式。通常情况下用户编写的程序都在该模式下执行。

S-mode : 内核模式。 通常情况下,操作系统在此模式下执行。可以访问一些 s 模式下的寄存器。M-mode:机器模式。最高权限,所有的 RISCV 处理器都应该实现的模式。几乎能够执行所有特权指令和读写所有的特权寄存器。通常情况下处理器发生中断和异常时在此模式下进行处理。

相关推荐
国科安芯7 天前
前沿探索:RISC-V 架构 MCU 在航天级辐射环境下的可靠性测试
网络·单片机·嵌入式硬件·fpga开发·硬件架构·risc-v
longxiangam8 天前
墨水屏程序
单片机·嵌入式硬件·rust·risc-v
咕咚.萌西9 天前
RISC-V体系架构
嵌入式硬件·架构·risc-v
咕咚.萌西9 天前
RISC-V开发环境搭建
linux·硬件架构·risc-v
OpenAnolis小助手15 天前
睿思芯科正式加入龙蜥社区,携手共建 RISC-V 服务器生态新标杆
操作系统·龙蜥社区·risc-v·龙蜥生态
芯有所享1 个月前
【ARM vs RISC-V:芯片架构双雄争霸,谁将主宰AI时代?】
arm开发·人工智能·risc-v
ChipCamp1 个月前
ChipCamp探索系列 -- 1. Soft-Core RISC-V on FPGA
fpga开发·verilog·risc-v
ChipCamp1 个月前
Chisel芯片开发入门系列 -- 18. CPU芯片开发和解释8(流水线架构的代码级理解)
开发语言·青少年编程·fpga开发·scala·dsp开发·risc-v·chisel
思尔芯S2C1 个月前
Cost-Effective and Scalable: A Smarter Choice for RISC-V Development
fpga开发·risc-v·soc设计·prototyping
ChipCamp2 个月前
Chisel芯片开发入门系列 -- 14. CPU芯片开发和解释4(Load/Store指令再探)
arm开发·青少年编程·fpga开发·scala·dsp开发·risc-v·chisel