risc-v异常处理

异常与中断的关系

中断和异常都为异常,分为:

同步异常:IO,illegal, page fault,miss_aligh 等来自处理器内部的发生的异常。异步异常(中断):鼠标,键盘,Timer 等外部事件。

如无特别注明,皆指同步异常。

riscv 三种 特权模式

Riscv 有三种特权模式,分别是 U-mode、S-mode、M-mode

U-mode : 用户模式。通常情况下用户编写的程序都在该模式下执行。

S-mode : 内核模式。 通常情况下,操作系统在此模式下执行。可以访问一些 s 模式下的寄存器。M-mode:机器模式。最高权限,所有的 RISCV 处理器都应该实现的模式。几乎能够执行所有特权指令和读写所有的特权寄存器。通常情况下处理器发生中断和异常时在此模式下进行处理。

相关推荐
国科安芯17 小时前
火箭传感器控制单元的抗辐照MCU选型与环境适应性验证
单片机·嵌入式硬件·架构·risc-v·安全性测试
蒹葭玉树6 天前
【C++上岸】C++常见面试题目--操作系统篇(第三十期)
c++·面试·risc-v
国科安芯7 天前
面向星载芯片原子钟的RISC-V架构MCU抗辐照特性研究及可靠性分析
单片机·嵌入式硬件·架构·制造·risc-v·pcb工艺·安全性测试
思尔芯S2C10 天前
FPGA原型验证实战:如何应对外设连接问题
fpga开发·risc-v·soc设计·prototyping·原型验证
加强洁西卡10 天前
【RISC-V】从C到可执行文件分析链接重定位的过程
c语言·开发语言·risc-v
硬汉嵌入式10 天前
基于Rust构建的单片机Ariel RTOS,支持Cortex-M、RISC-V 和 Xtensa
单片机·rust·risc-v
MounRiver_Studio10 天前
RISC-V IDE MRS2进阶分享(三):MRS语言服务器
ide·mcu·risc-v·嵌入式开发
加强洁西卡10 天前
【RISC-V】解决链接器加入全局变量优化后操作系统无法启动的问题
risc-v
MounRiver_Studio10 天前
RISC-V IDE MRS2进阶分享(四):CH32H417双核芯片项目开发
ide·mcu·risc-v·嵌入式开发
加强洁西卡10 天前
【RISC-V】区分加载地址、链接地址、运行地址
risc-v