risc-v异常处理

异常与中断的关系

中断和异常都为异常,分为:

同步异常:IO,illegal, page fault,miss_aligh 等来自处理器内部的发生的异常。异步异常(中断):鼠标,键盘,Timer 等外部事件。

如无特别注明,皆指同步异常。

riscv 三种 特权模式

Riscv 有三种特权模式,分别是 U-mode、S-mode、M-mode

U-mode : 用户模式。通常情况下用户编写的程序都在该模式下执行。

S-mode : 内核模式。 通常情况下,操作系统在此模式下执行。可以访问一些 s 模式下的寄存器。M-mode:机器模式。最高权限,所有的 RISCV 处理器都应该实现的模式。几乎能够执行所有特权指令和读写所有的特权寄存器。通常情况下处理器发生中断和异常时在此模式下进行处理。

相关推荐
BigDark的笔记1 个月前
【鸿蒙】0x02-LiteOS-M基于Qemu RISC-V运行
华为·harmonyos·risc-v
早上真好1 个月前
【项目推荐】CakeMu-RV:一个开放的 RISC-V 处理器模拟器学习项目
嵌入式硬件·mcu·学习·计算机外设·risc-v
sinovoip1 个月前
Banana Pi BPI-RV2 RISC-V路由开发板采用矽昌通信SF2H8898芯片
risc-v
CV金科1 个月前
freertos的基础(二)内存管理:堆和栈
stm32·开源·arm·freertos·risc-v
BroccoliKing1 个月前
An FPGA-based SoC System——RISC-V On PYNQ项目复现
arm开发·单片机·mcu·fpga开发·dsp开发·risc-v
百里杨1 个月前
X86(Local APIC+I/O APIC)与RISC-V(IMSIC+APLIC)对比
risc-v·x86·local apic·ioapic·imsic·aplic
嵌入式Linux,1 个月前
一块钱的RISC-V 32位芯片
risc-v
世事如云有卷舒2 个月前
RISC-V学习笔记
笔记·学习·risc-v
oahrzvq2 个月前
【CPU】RISC-V 与 x86 操作数字段的区别
系统架构·risc-v
MounRiver_Studio2 个月前
基于VSCode软件框架的RISC-V IDE MRS2正式上线发布
ide·vscode·mcu·risc-v