STM32踩坑--串口发送乱码

一、发现问题

今天在STM32F407新板子上测试串口时,发现发送数据一直乱码。

二、解决问题

针对STM32F407系列校准PLLCLK时钟:

①由 时钟树 可以看出PLLCLK=HSE(高速外部时钟)*N/(M*P)。因为SYSTICK一般取最高的时钟168M,也就是PLLCLK=168M。

②校准HSE时钟。在 stm32f4xx.h 文件中,找到 HSE_VALUE 将他改成8M,我这里之前是25M,是错误的,因为我的板子上是8M的晶振。

③改N、M、P的值。在 system_stm32f4xx.c 文件中,分别找到跟芯片型号对应的PLL_M、PLL_N、PLL_P。这里我是保持PLL_N、PLL_P的值不变,改PLL_M的值,使PLLCLK=168M。

改之前:

改之后:

三、总结

在使用新板子之前,需要先校准下系统时钟。

相关推荐
是温不嗜温20 分钟前
芯茂微100V SR同步整流方案技术解析:效率+5%、温降-20°C,管脚兼容直接替代传统肖特基
嵌入式硬件·电源管理·电源芯片·ac-dc
嵌入式-老费22 分钟前
esp32开发与应用(按键输入)
嵌入式硬件
追兮兮33 分钟前
告别手动搭建Keil工程!MCUQuickStart一键生成STM32/GD32工程模板,打开即编译
stm32·单片机·嵌入式硬件·gd32·keil5
不会武功的火柴1 小时前
SystemVerilog语法(9)-验证基础与简单Testbench
嵌入式硬件·fpga开发·fpga·systemverilog·硬件描述语言·rtl·uvm验证
XINVRY-FPGA1 小时前
XC7Z020-2CLG484I Xilinx Zynq-7000 SoC FPGA
嵌入式硬件·fpga开发·云计算·硬件工程·fpga
XMAIPC_Robot1 小时前
RK3588 PLC AMP 核隔离配置 + RT‑Thread 实时优化 + FPGA 接口定义 + CODESYS 工程
人工智能·嵌入式硬件·深度学习·fpga开发
Darth Nihilus2 小时前
Horizon Journey 5 Evaluation and Development Kit(四)
嵌入式硬件·汽车
山木嵌入式2 小时前
STM32串口不定长数据接收:超时解析法+DMA+空闲中断法(附完整代码)
stm32·单片机·串口·uart
yong99902 小时前
STC15W4K32S4系列单片机驱动nRF24L01 2.4G无线接收方案
单片机·嵌入式硬件
淘晶驰AK2 小时前
农业物联网 / 温室:组态屏监控系统搭建教程
嵌入式硬件